一、板卡概述
板卡为标准FMC接口子卡,ADC采用两片TI的ADS54J60,4通道1Gsps,16bit,DAC采用2片TI的DAC39J84,4通道16bit1.25Gsps时钟采用HMC7044,支持板上时钟和外接时钟;共10个SSMB接口,1个FMC/HPC接口。

二、性能指标
| 板卡功能 | 参数 | 内容 |
| ADC | 芯片型号 | ADS54J60 |
| 路数 | 4路ADC, | |
| 采样率 | 1Gsps | |
| 数据位 | 16bit | |
| 数字接口 | JESD204B | |
| 模拟接口 | 交流耦合 | |
| 模拟输入 | ±1V | |
| 输入阻抗 | 50Ω | |
| 模拟指标 | ||
| DAC | 芯片型号 | DAC39J84 |
| 路数 | 4路DAC, | |
| 转换率 | 1.25Gsps | |
| 数据位 | 16bit | |
| 数字接口 | JESD204B | |
| 模拟接口 | 交流耦合 | |
| 模拟输出 | ±1V | |
| 输出阻抗 | 50Ω | |
| 模拟指标 | 信噪比SNR:69.327dBFS | |
| 时钟 | PLL芯片 | HMC7044 |
| 板载晶振 | 10MHz温补晶振VCXO | |
| 外输入时钟 | 默认10MHz,3.3VLVTTL电平 | |
| 外触发 | 路数 | 1路输入 |
| 电平 | 3.3VLVTTL电平 | |
| 连接器类型 | FMC-LPC | ASP_134604_01 |
| 前面板 | 10路SSMB | |
| 板卡标准 | FMCANSI/VITA57.1-2008 | |
| 板卡尺寸 | 69X76.5mm | |
| 板卡重量 | (含散热片) | |
| 板卡供电 | +12V@1A | |
| 板卡功耗 | 8W | |
| 工作温度 | Industrial-20℃到+70℃ | |
| 支持母板 | Xilinxboard | V6、V7、KU、VU、ZYNQ、ZU开发板 |
| Orihardboard | 136、270、367、288、330、274、3、9 |

四、板卡应用
板卡配置FPGA母板用于模拟信号、无线电、光电、雷达的采集输出场景。
三、软件内容
提供ISE或者Vivado版本的FMC接口AD输入或者DA输出,时钟配置、外触发接入的参考测试程序,支持的FPGA型号或者板卡见说明书表格。
审核编辑 黄宇
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1656文章
22290浏览量
630400 -
adc
+关注
关注
100文章
7450浏览量
553836 -
FMC
+关注
关注
0文章
111浏览量
20629
发布评论请先 登录
相关推荐
热点推荐
FMC子卡模块设计方案:FMC160-两路14位400Msps AD,两路16位400Msps DA FMC子卡模块
CameraLink图像模拟源, FMC子卡, FMC子卡模块, 万兆网络的触发采集, 中频信号
LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册
LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
【FMC213】青翼凌云科技基于 VITA57.1 标准的 8 路 SFP+光纤通道数据传输 FMC 子卡模块
FMC213 是我司自主研制的一块基于 FMC 标准的 8 路万兆光纤 子卡模块。该板卡符合 VITA57.1 标准,该板卡可以作为一个理想
【FMC214】青翼科技基于 VITA57.1 标准的 4 路 3G/6G/12G SDI 高清视频传输 FMC 子卡模块
该板卡支持 SDI 双向输入/输出,可以通过配置实现输入或者输出的切换。
该 FMC 子卡与基于 Xilinx FPGA 开发板配合,快速搭建起高速SDI 视频图像传输的验证平台,可广泛适用于
替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B
1. 概述PC7044是一款高性能双环路的整数时钟抖动消除器,可以为具有并行或串(JESD204B型)接口的高速数据转换器执行参考时钟选择和超低噪声频率的生成。 PC7044具有两个整数
发表于 05-08 15:57
AD9680 JESD204B接口的不稳定会导致较大的电流波动,怎么解决?
AD采集芯片为AD9680-1000,时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时,jesd204B (串行线速 = 5 Gbps) 稳定。但是,当 AD 采样时钟为 800MHz
发表于 04-15 06:43
Why FPGA开发板喜欢FMC?
来都来了,我们就来好好讲讲为什么万能的FPGA如此青睐FMC?WhyFMC?FMC即FPGAMezzanineCard(FPGA中间层板卡),由子板模块和载卡两部分构成。
FMC子卡设计原理图:FMC209-基于FMC的4路125MAD输入、2路1GDA输出子卡 中低频信号采集
FMC子卡 , 中低频信号采集 , AD9268板卡 , DA输出子卡 ,
JESD204B使用说明
JESD204B IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通
采用ADS54J20EVM同时对两路模拟信号进行1GSPS采样遇到的疑问求解
我计划采用ADS54J20EVM同时对两路模拟信号进行1GSPS采样率的采样,所有采样点在不抽取的情况下完全输出,但查看ADS54J20手册JESD204B接口输出设置上发现如下疑问:
Table
发表于 12-13 07:37

FMC子卡设计资料原理图:FMC451-基于JESD204B的4路1GspsAD 4路1.25Gsps DA FMC子卡
评论