0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FMC子卡设计资料原理图:FMC451-基于JESD204B的4路1GspsAD 4路1.25Gsps DA FMC子卡

何艳艳 来源:hexiaoyan2020 作者:hexiaoyan2020 2023-07-14 11:01 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

一、板卡概述

板卡为标准FMC接口子卡,ADC采用两片TIADS54J60,4通道1Gsps,16bit,DAC采用2片TI的DAC39J84,4通道16bit1.25Gsps时钟采用HMC7044,支持板上时钟和外接时钟;共10个SSMB接口,1个FMC/HPC接口。

wKgaomSwucaAA9AnAAAk5kWV4Yc992.png

二、性能指标

板卡功能 参数 内容
ADC 芯片型号 ADS54J60
路数 4路ADC,
采样率 1Gsps
数据位 16bit
数字接口 JESD204B
模拟接口 交流耦合
模拟输入 ±1V
输入阻抗 50Ω
模拟指标
DAC 芯片型号 DAC39J84
路数 4路DAC,
转换率 1.25Gsps
数据位 16bit
数字接口 JESD204B
模拟接口 交流耦合
模拟输出 ±1V
输出阻抗 50Ω
模拟指标 信噪比SNR:69.327dBFS
时钟 PLL芯片 HMC7044
板载晶振 10MHz温补晶振VCXO
外输入时钟 默认10MHz,3.3VLVTTL电平
外触发 路数 1路输入
电平 3.3VLVTTL电平
连接器类型 FMC-LPC ASP_134604_01
前面板 10路SSMB
板卡标准 FMCANSI/VITA57.1-2008
板卡尺寸 69X76.5mm
板卡重量 (含散热片)
板卡供电 +12V@1A
板卡功耗 8W
工作温度 Industrial-20℃到+70℃
支持母板 Xilinxboard V6、V7、KU、VU、ZYNQ、ZU开发板
Orihardboard 136、270、367、288、330、274、3、9

wKgaomSwufiAXHw2AAA6KY8w7kM423.png

四、板卡应用

板卡配置FPGA母板用于模拟信号、无线电、光电、雷达的采集输出场景。

三、软件内容

提供ISE或者Vivado版本的FMC接口AD输入或者DA输出,时钟配置、外触发接入的参考测试程序,支持的FPGA型号或者板卡见说明书表格。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1656

    文章

    22292

    浏览量

    630420
  • adc
    adc
    +关注

    关注

    100

    文章

    7451

    浏览量

    553841
  • FMC
    FMC
    +关注

    关注

    0

    文章

    111

    浏览量

    20629
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    FMC模块设计方案:FMC160-两14位400Msps AD,两16位400Msps DA FMC模块

    CameraLink图像模拟源, FMC, FMC模块, 万兆网络的触发采集, 中频信号
    的头像 发表于 10-21 11:02 216次阅读
    <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>模块设计方案:<b class='flag-5'>FMC</b>160-两<b class='flag-5'>路</b>14位400Msps AD,两<b class='flag-5'>路</b>16位400Msps <b class='flag-5'>DA</b> <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>模块

    LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册

    LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。 PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
    的头像 发表于 09-15 10:10 744次阅读
    LMK04828 超低噪声<b class='flag-5'>JESD204B</b>兼容时钟抖动清除器技术手册

    FMC213】青翼凌云科技基于 VITA57.1 标准的 8 SFP+光纤通道数据传输 FMC 模块

    FMC213 是我司自主研制的一块基于 FMC 标准的 8 万兆光纤 模块。该板卡符合 VITA57.1 标准,该板卡可以作为一个理想
    的头像 发表于 09-02 11:27 430次阅读
    【<b class='flag-5'>FMC</b>213】青翼凌云科技基于 VITA57.1 标准的 8 <b class='flag-5'>路</b> SFP+光纤通道数据传输 <b class='flag-5'>FMC</b> <b class='flag-5'>子</b><b class='flag-5'>卡</b>模块

    FMC214】青翼科技基于 VITA57.1 标准的 4 3G/6G/12G SDI 高清视频传输 FMC 模块

    该板卡支持 SDI 双向输入/输出,可以通过配置实现输入或者输出的切换。 该 FMC 与基于 Xilinx FPGA 开发板配合,快速搭建起高速SDI 视频图像传输的验证平台,可广泛适用于
    的头像 发表于 08-27 15:13 807次阅读
    【<b class='flag-5'>FMC</b>214】青翼科技基于 VITA57.1 标准的 <b class='flag-5'>4</b> <b class='flag-5'>路</b> 3G/6G/12G SDI 高清视频传输 <b class='flag-5'>FMC</b> <b class='flag-5'>子</b><b class='flag-5'>卡</b>模块

    FMC设计方案:FMC210-11Gsps AD、12.5Gsps DAFMC

    FMC-1AD2DA是我司自主研发的一款11G AD采集、12.5G
    的头像 发表于 08-07 11:02 708次阅读
    <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>设计方案:<b class='flag-5'>FMC210-1</b><b class='flag-5'>路</b><b class='flag-5'>1Gsps</b> AD、<b class='flag-5'>1</b><b class='flag-5'>路</b>2.5<b class='flag-5'>Gsps</b> <b class='flag-5'>DA</b>的<b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>

    国产化板卡设计原理图:2288-基于FMC接口的JFM7K325T PCIeX4 3U VPX接口

    3U VPX, FMC, JFM7K325T板卡, 软件无线电处理平台, 数据采集IO
    的头像 发表于 08-01 10:20 937次阅读
    国产化板卡设计<b class='flag-5'>原理图</b>:2288-基于<b class='flag-5'>FMC</b>接口的JFM7K325T PCIeX<b class='flag-5'>4</b> 3U VPX接口<b class='flag-5'>卡</b>

    国产化FMC接口通用计算平台设计原理图:2367-基于FMQL45T900 FMC接口通用计算平台

    , 数字信号处理, FMC接口通用计算平台, FMQL45T900I, 前端信号处理
    的头像 发表于 07-03 11:23 424次阅读
    国产化<b class='flag-5'>FMC</b>接口通用计算平台设计<b class='flag-5'>原理图</b>:2367-基于FMQL45T900 <b class='flag-5'>FMC</b>接口通用计算平台

    JESD204B生存指南

    实用JESD204B来自全球数据转换器市场份额领导 者的技术信息、提示和建议
    发表于 05-30 16:31 0次下载

    替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B

    1. 概述PC7044是一款高性能双环路的整数时钟抖动消除器,可以为具有并行或串(JESD204B型)接口的高速数据转换器执行参考时钟选择和超低噪声频率的生成。 PC7044具有两个整数
    发表于 05-08 15:57

    AD9680 JESD204B接口的不稳定会导致较大的电流波动,怎么解决?

    AD采集芯片为AD9680-1000,时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时,jesd204B (串行线速 = 5 Gbps) 稳定。但是,当 AD 采样时钟为 800MHz
    发表于 04-15 06:43

    Why FPGA开发板喜欢FMC?

    来都来了,我们就来好好讲讲为什么万能的FPGA如此青睐FMC?WhyFMC?FMC即FPGAMezzanineCard(FPGA中间层板卡),由板模块和载两部分构成。
    的头像 发表于 04-14 09:52 1241次阅读
    Why FPGA开发板喜欢<b class='flag-5'>FMC</b>?

    FMC设计原理图FMC209-基于FMC4125MAD输入、21GDA输出 中低频信号采集

    FMC , 中低频信号采集 , AD9268板卡 , DA输出 ,
    的头像 发表于 12-30 10:26 836次阅读

    JESD204B使用说明

    JESD204B IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通
    的头像 发表于 12-18 11:31 2438次阅读
    <b class='flag-5'>JESD204B</b>使用说明

    FMC设计方案:202-基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

    AD FMC , FMC , FMC
    的头像 发表于 12-16 16:02 1742次阅读
    <b class='flag-5'>FMC</b><b class='flag-5'>子</b><b class='flag-5'>卡</b>设计方案:202-基于TI DSP TMS320C6678、Xilinx K7 FPGA XC7K325T的高速数据处理核心板

    采用ADS54J20EVM同时对两模拟信号进行1GSPS采样遇到的疑问求解

    我计划采用ADS54J20EVM同时对两模拟信号进行1GSPS采样率的采样,所有采样点在不抽取的情况下完全输出,但查看ADS54J20手册JESD204B接口输出设置上发现如下疑问: Table
    发表于 12-13 07:37