选择低价FPGA开发板付出的高昂代价

在电子产品设计行业，随着 FPGA 等可编程器件的兴起，一向举止明智的企业开始有点失常。他们竟不对成本与效果、长期影响与工作流程效率进行综合而全面的考虑，仅着眼于短期效益，便对 FPGA 开发硬件与工具匆匆做出选择。

这一“便利”而冲动的选择可能是一块价值几十美元并且还配套提供免费开发工具的基础 FPGA 开发板。

“便利”的代价

不可否认，几十美元的 FPGA 开发板确实极富吸引力，但从专业产品设计经济学角度来考虑，这何尝不是一种有风险的选择。

举例来说，某种新产品开发成本不低于100万美元，潜在收入会超过 1000 万美元，而参与项目的工程师平均工资为 10 万美元，这种情况在当今的行业中很常见。那么，想想看，如果把这数百万美元开发项目的命脉交到区区几十美元的系统投资手中，这些数字看起来该有多么失衡和错乱。

如果您做出了错误的选择――最终发现器件运行速度太慢，占用太多功率，需要硬编码处理器或DSP，或者需要更换――此时除了寻找替代器件和新开发板之外别无选择。新开发板可能只需再花几十美元，但在新器件继续现有设计工作几乎不太可能，这会进而导致必须重新进行设计，而使项目开发延误，代价高昂。

上述情况的前提是能够从同一家厂商获得合适的替代器件，但如果只能从其他厂商获得可行的替代器件的话，情况会变得更糟。在此情况下，一旦新器件架构与现有器件架构不兼容，整个设计只能从头再来，从而造成更长时间的延误及更高成本。与此同时，嵌入式软件工程师还要继续等待您完成嵌入式硬件。

另一个潜在约束是 FPGA 厂商提供的免费专有工具链。虽然这些工具是用于支持厂商的相关产品和促进销售的，但是它们往往无法支持竞争对手的产品。因此，如果您为了解决设计问题而更换 FPGA 器件厂商，还需要学习适应新的工具和方法。

粘性问题

为了便于入手，您还很有可能从器件厂商采购IP内核。这种IP仅适用于该厂商提供的特定范围的FPGA 器件，因此会紧紧地依赖于狭窄的芯片范围。这种‘粘性 IP’会让本来的设计选择受限问题雪上加霜，因为在探索设计选项时无法选择其他厂商的器件。

随着FPGA 设计逐渐发展到 SoC 方法，器件和嵌入式硬件设计成为了基本的关键要素。SoC 方法在 FPGA 中部署了处理器、存储器以及数据处理等更多关键功能元件。选择使用哪种器件的决定变得至关重要而且需要在设计早期决定，它容纳的设计IP代表着巨大、宝贵的设计投资。设计选择与重用成为嵌入式硬件的关键。

如今，FPGA已经发展成设计的核心或中心平台。这是超越 SoC 方法的进一步发展，在其中，除了拥有高级功能，FPGA 还可用作设计中软硬元素的连接结构。处理器、存储器或 DSP 可以作为软核心、物理硬件或者同时作为二者加以实现，而 FPGA 容纳的可重编程层可以把它们全部融合在一起。

现在产品设计的关键差异化要素同时在软件和可编程硬件中被定义。所有这一切与 FPGA 功能及其容纳的 IP 息息相关，因此，事后才添加基于 FPGA 的简单胶合逻辑的方法虽然在过去可行，但是现在已经不再管用。自由选择是实现出色设计方案的关键，缺乏自由选择会产生巨大的潜在成本。

问题是，面对成千上万的巨大投资，您是否愿意冒险采用低成本 FPGA 开发板并能够承受它带来的影响？

为获得设计自由而投资

我们需要的是不会造成上述限制和设计约束的 FPGA 开发系统。理想情况下需要具备一种能够通过插入式FPGA子板系统容纳任何器件的可重构开发板。各种子板可按需添加，从而在设计进行过程中逐步提高可用器件选择范围。

随后，嵌入式开发的物理硬件选择可以摆脱对 FPGA 类型及其厂商的依赖。硬件外设板选择也是如此，开发板可为通用外设级提供插入式系统，如：LCD 屏幕、I/O 接口或音视频信号调节，其中还可包含配套 IP，从而可以轻松快速从一个外设转移到另一个外设，或在最终设计中添加相关硬件。

如果这种系统还可以提供一系列良好的扩展连接器，并具备与其重要性相符的质量水平，而非追求低价格，那么相关硬件就能够带来自由的设计方法。

下一步是通过消除 FPGA 设计工具的相同约束而获得器件自由。这样，在修改 FPGA 器件时只需加载新的约束文件，而设计来源仍有效，只需进行很少，甚至无需任何重新设计。

最终可以获得能够打开器件与IP可能性广阔天地大门的FPGA开发系统。在最少重新设计的情况下更改器件的能力意味着能够在完全了解真正需求的设计后期进行最终器件选择。虽然仍然受制于特定器件，但是粘性 IP 将不再约束您当前或未来的设计思路。

审核编辑 黄宇