Zynq UltraScale+RFSoC的AXI CDMA Linux用户空间示例
以下为个人译文，仅供个人学习记录参考之用，如有疏漏之处，还请不吝赐教。
本篇博文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用。示例设计将在 Zynq UltraScale+ RFSoC ZCU111 评估板上实现通过AXI CDMA 把数据从 PS DDR 传输至 AXI BRAM。
本篇博文将为您演示如何创建AXI CDMA Linux用户空间示例应用。
示例设计将在Zynq UltraScale+ RFSoC ZCU111评估板上实现通过AXI CDMA把数据从PS DDR传输至AXI BRAM。
适用平台
Vivado和PetaLinux 2019.2。
Zynq UltraScale+ RFSoC ZCU111评估板
启动模式：JTAG，SD
模块框图
Vivado步骤
步骤1：基于ZCU111评估版创建一个工程，并根据上图中的模块设计完成相应的模块设计。
步骤2：按下列设置来配置AXI CDMA：
步骤3：成功完成后，选择“验证设计(Validate design)”以验证设计，并检查地址编辑器。
步骤4：创建整个模块设计的顶层文件并生成比特流。
步骤5：导出硬件设计以获取XSA文件。
PetaLinux步骤
以下步骤用于生成启动镜像和Linux用户空间应用。
步骤1：
使用以下命令和随附内容(axicdma.c)创建AXI CDMA用户空间应用。
vim axicmda.c
步骤2：
petalinux-create -t project -n bram --template zynqMP
步骤3：
petalinux-config --v --get-hw-description=
步骤4：
在system-user.dtsi文件中添加以下更改以禁用CDMA驱动并保留内存。
/include/"system-conf.dtsi"
/{
#address-cells=<2>;
#size-cells=<2>;
memory{
device_type="memory";
reg=<0x0 0x0 0x0 0x80000000>,<0x0 0xA0000000 0x0 0x40000>,<0x00000008 0x00000000 0x0 0x80000000>;
};
reserved-memory{
ranges;
reserved{
reg=<0x0 0xa0000000 0x0 0x40000>;
};
};
};
&axi_bram_ctrl_1{
status="disabled";
};
&axi_cdma_0{
status="disabled";
};
步骤5：
petalinux-config -c kernel
然后，按如下方式操作：
Kernel hacking --->[ ] Filter access to /dev/mem --> Save & exit
步骤6：
petalinux-build
步骤7：
petalinux-package --boot --fsbl images/linux/zynqmp_fsbl.elf --pmufw images/linux/pmufw.elf --fpga images/linux/system.bit --u-boot images/linux/u-boot.elf --force
步骤8：
将BOOT.bin和image.ub文件与测试应用二进制文件一起复制到SD卡。
步骤9：
启动评估板，并运行随附的应用(axicmda.c)。
运行设计
要运行设计，请首先连接到ZCU111评估板并从SD卡启动镜像，然后运行二进制应用文件。
控制台输出
/dev/memopened. BRAMMemorymappedataddress0x7fb5339000. PSDDRMemorymappedataddress0x7fb5192000. CDMAMemorymappedataddress0x7fb5336000. Input:valueinPSDDR0:valueinBRAM1179403647 Input:valueinPSDDR1:valueinBRAM65794 Input:valueinPSDDR2:valueinBRAM0 Input:valueinPSDDR3:valueinBRAM0 Input:valueinPSDDR4:valueinBRAM11993091 Input:valueinPSDDR5:valueinBRAM1 Input:valueinPSDDR6:valueinBRAM13128 Input:valueinPSDDR7:valueinBRAM0 Input:valueinPSDDR8:valueinBRAM64 Input:valueinPSDDR9:valueinBRAM0 Input:valueinPSDDR10:valueinBRAM44872 Input:valueinPSDDR11:valueinBRAM0 Input:valueinPSDDR12:valueinBRAM0 Input:valueinPSDDR13:valueinBRAM3670080 Input:valueinPSDDR14:valueinBRAM4194313 Input:valueinPSDDR15:valueinBRAM1638426 Input:valueinPSDDR16:valueinBRAM6 Input:valueinPSDDR17:valueinBRAM4 Input:valueinPSDDR18:valueinBRAM64 Input:valueinPSDDR19:valueinBRAM0 Input:valueinPSDDR20:valueinBRAM64 Input:valueinPSDDR21:valueinBRAM0 Input:valueinPSDDR22:valueinBRAM64 Input:valueinPSDDR23:valueinBRAM0 Input:valueinPSDDR24:valueinBRAM504 Input:valueinPSDDR25:valueinBRAM0 Input:valueinPSDDR26:valueinBRAM504 Input:valueinPSDDR27:valueinBRAM0 Input:valueinPSDDR28:valueinBRAM8 Input:valueinPSDDR29:valueinBRAM0 Input:valueinPSDDR30:valueinBRAM3 Input:valueinPSDDR31:valueinBRAM4 Input:valueinPSDDR32:valueinBRAM568 Input:valueinPSDDR33:valueinBRAM0 Input:valueinPSDDR34:valueinBRAM568 Input:valueinPSDDR35:valueinBRAM0 Input:valueinPSDDR36:valueinBRAM568 Input:valueinPSDDR37:valueinBRAM0 Input:valueinPSDDR38:valueinBRAM27 Input:valueinPSDDR39:valueinBRAM0 Input:valueinPSDDR40:valueinBRAM27 Input:valueinPSDDR41:valueinBRAM0 Input:valueinPSDDR42:valueinBRAM1 Input:valueinPSDDR43:valueinBRAM0 Input:valueinPSDDR44:valueinBRAM1 Input:valueinPSDDR45:valueinBRAM5 Input:valueinPSDDR46:valueinBRAM0 Input:valueinPSDDR47:valueinBRAM0 Input:valueinPSDDR48:valueinBRAM0 Input:valueinPSDDR49:valueinBRAM0 Input:valueinPSDDR50:valueinBRAM0 Input:valueinPSDDR51:valueinBRAM0 Input:valueinPSDDR52:valueinBRAM37116 Input:valueinPSDDR53:valueinBRAM0 Input:valueinPSDDR54:valueinBRAM37116 Input:valueinPSDDR55:valueinBRAM0 Input:valueinPSDDR56:valueinBRAM65536 Input:valueinPSDDR57:valueinBRAM0 Input:valueinPSDDR58:valueinBRAM1 Input:valueinPSDDR59:valueinBRAM6 Input:valueinPSDDR60:valueinBRAM39544 Input:valueinPSDDR61:valueinBRAM0 Input:valueinPSDDR62:valueinBRAM105080 Input:valueinPSDDR63:valueinBRAM0 Input:valueinPSDDR64:valueinBRAM105080 Input:valueinPSDDR65:valueinBRAM0 Input:valueinPSDDR66:valueinBRAM5072 Input:valueinPSDDR67:valueinBRAM0 Input:valueinPSDDR68:valueinBRAM6168 Input:valueinPSDDR69:valueinBRAM0 Input:valueinPSDDR70:valueinBRAM65536 Input:valueinPSDDR71:valueinBRAM0 Input:valueinPSDDR72:valueinBRAM2 Input:valueinPSDDR73:valueinBRAM6 Input:valueinPSDDR74:valueinBRAM39560 Input:valueinPSDDR75:valueinBRAM0 Input:valueinPSDDR76:valueinBRAM105096 Input:valueinPSDDR77:valueinBRAM0 Input:valueinPSDDR78:valueinBRAM105096 Input:valueinPSDDR79:valueinBRAM0 Input:valueinPSDDR80:valueinBRAM512 Input:valueinPSDDR81:valueinBRAM0 Input:valueinPSDDR82:valueinBRAM512 Input:valueinPSDDR83:valueinBRAM0 Input:valueinPSDDR84:valueinBRAM8 Input:valueinPSDDR85:valueinBRAM0 Input:valueinPSDDR86:valueinBRAM4 Input:valueinPSDDR87:valueinBRAM4 Input:valueinPSDDR88:valueinBRAM596 Input:valueinPSDDR89:valueinBRAM0 Input:valueinPSDDR90:valueinBRAM596 Input:valueinPSDDR91:valueinBRAM0 Input:valueinPSDDR92:valueinBRAM596 Input:valueinPSDDR93:valueinBRAM0 Input:valueinPSDDR94:valueinBRAM68 Input:valueinPSDDR95:valueinBRAM0 Input:valueinPSDDR96:valueinBRAM68 Input:valueinPSDDR97:valueinBRAM0 Input:valueinPSDDR98:valueinBRAM4 Input:valueinPSDDR99:valueinBRAM0 controlreg:0x00000000 statusreg:0x00000002 allinterruptsmasked... controlreg:0x00005000 statusreg:0x00000002 Writingsourceaddress Sourceaddrreg:0x04000000 statusreg:0x00000002 Writingdestinationaddress Destaddrreg:0xa0000000 statusreg:0x00000002 Writingtransferlength... DMAtransferiscompleted lengthreg:0x00000190 statusreg:0x00001002 Output:valueinPSDDR0:valueinBRAM0 Output:valueinPSDDR1:valueinBRAM1 Output:valueinPSDDR2:valueinBRAM2 Output:valueinPSDDR3:valueinBRAM3 Output:valueinPSDDR4:valueinBRAM4 Output:valueinPSDDR5:valueinBRAM5 Output:valueinPSDDR6:valueinBRAM6 Output:valueinPSDDR7:valueinBRAM7 Output:valueinPSDDR8:valueinBRAM8 Output:valueinPSDDR9:valueinBRAM9 Output:valueinPSDDR10:valueinBRAM10 Output:valueinPSDDR11:valueinBRAM11 Output:valueinPSDDR12:valueinBRAM12 Output:valueinPSDDR13:valueinBRAM13 Output:valueinPSDDR14:valueinBRAM14 Output:valueinPSDDR15:valueinBRAM15 Output:valueinPSDDR16:valueinBRAM16 Output:valueinPSDDR17:valueinBRAM17 Output:valueinPSDDR18:valueinBRAM18 Output:valueinPSDDR19:valueinBRAM19 Output:valueinPSDDR20:valueinBRAM20 Output:valueinPSDDR21:valueinBRAM21 Output:valueinPSDDR22:valueinBRAM22 Output:valueinPSDDR23:valueinBRAM23 Output:valueinPSDDR24:valueinBRAM24 Output:valueinPSDDR25:valueinBRAM25 Output:valueinPSDDR26:valueinBRAM26 Output:valueinPSDDR27:valueinBRAM27 Output:valueinPSDDR28:valueinBRAM28 Output:valueinPSDDR29:valueinBRAM29 Output:valueinPSDDR30:valueinBRAM30 Output:valueinPSDDR31:valueinBRAM31 Output:valueinPSDDR32:valueinBRAM32 Output:valueinPSDDR33:valueinBRAM33 Output:valueinPSDDR34:valueinBRAM34 Output:valueinPSDDR35:valueinBRAM35 Output:valueinPSDDR36:valueinBRAM36 Output:valueinPSDDR37:valueinBRAM37 Output:valueinPSDDR38:valueinBRAM38 Output:valueinPSDDR39:valueinBRAM39 Output:valueinPSDDR40:valueinBRAM40 Output:valueinPSDDR41:valueinBRAM41 Output:valueinPSDDR42:valueinBRAM42 Output:valueinPSDDR43:valueinBRAM43 Output:valueinPSDDR44:valueinBRAM44 Output:valueinPSDDR45:valueinBRAM45 Output:valueinPSDDR46:valueinBRAM46 Output:valueinPSDDR47:valueinBRAM47 Output:valueinPSDDR48:valueinBRAM48 Output:valueinPSDDR49:valueinBRAM49 Output:valueinPSDDR50:valueinBRAM50 Output:valueinPSDDR51:valueinBRAM51 Output:valueinPSDDR52:valueinBRAM52 Output:valueinPSDDR53:valueinBRAM53 Output:valueinPSDDR54:valueinBRAM54 Output:valueinPSDDR55:valueinBRAM55 Output:valueinPSDDR56:valueinBRAM56 Output:valueinPSDDR57:valueinBRAM57 Output:valueinPSDDR58:valueinBRAM58 Output:valueinPSDDR59:valueinBRAM59 Output:valueinPSDDR60:valueinBRAM60 Output:valueinPSDDR61:valueinBRAM61 Output:valueinPSDDR62:valueinBRAM62 Output:valueinPSDDR63:valueinBRAM63 Output:valueinPSDDR64:valueinBRAM64 Output:valueinPSDDR65:valueinBRAM65 Output:valueinPSDDR66:valueinBRAM66 Output:valueinPSDDR67:valueinBRAM67 Output:valueinPSDDR68:valueinBRAM68 Output:valueinPSDDR69:valueinBRAM69 Output:valueinPSDDR70:valueinBRAM70 Output:valueinPSDDR71:valueinBRAM71 Output:valueinPSDDR72:valueinBRAM72 Output:valueinPSDDR73:valueinBRAM73 Output:valueinPSDDR74:valueinBRAM74 Output:valueinPSDDR75:valueinBRAM75 Output:valueinPSDDR76:valueinBRAM76 Output:valueinPSDDR77:valueinBRAM77 Output:valueinPSDDR78:valueinBRAM78 Output:valueinPSDDR79:valueinBRAM79 Output:valueinPSDDR80:valueinBRAM80 Output:valueinPSDDR81:valueinBRAM81 Output:valueinPSDDR82:valueinBRAM82 Output:valueinPSDDR83:valueinBRAM83 Output:valueinPSDDR84:valueinBRAM84 Output:valueinPSDDR85:valueinBRAM85 Output:valueinPSDDR86:valueinBRAM86 Output:valueinPSDDR87:valueinBRAM87 Output:valueinPSDDR88:valueinBRAM88 Output:valueinPSDDR89:valueinBRAM89 Output:valueinPSDDR90:valueinBRAM90 Output:valueinPSDDR91:valueinBRAM91 Output:valueinPSDDR92:valueinBRAM92 Output:valueinPSDDR93:valueinBRAM93 Output:valueinPSDDR94:valueinBRAM94 Output:valueinPSDDR95:valueinBRAM95 Output:valueinPSDDR96:valueinBRAM96 Output:valueinPSDDR97:valueinBRAM97 Output:valueinPSDDR98:valueinBRAM98 Output:valueinPSDDR99:valueinBRAM99 TransmittedDatasuccessfully root@cdma_proj:~#
输出截屏
本文转载自：芯选的CSDN博客
审核编辑：汤梓红
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Linux
+关注
关注
87文章
10991浏览量
206742 -
Zynq
+关注
关注
9文章
600浏览量
46642 -
AXI
+关注
关注
1文章
126浏览量
16291
发布评论请先 登录
相关推荐
怎么使用AXI CDMA从OCM/DDR写入BRAM
可以从Zynq上运行的Linux控制的额外IP。我要做的就是将一些配置数据写入PL中的BRAM。要做到这一点，根据我在其他地方得到的建议，我提出了一个axi_cdma。所以CDMA有一
发表于 04-19 07:50
如何调试Zynq UltraScale+ MPSoC VCU DDR控制器
Xilinx DDR 控制器。 DDR PHY 与电路板调试： Zynq UltraScale+ MPSoC VCU DDR 控制器采用 MIG PHY。 这意味着您可以使用标准 MIG 示例设计来验证您
发表于 01-07 16:02
Xilinx ZYNQ UltraScale+RFSoCZU27DR 开源RFSOC算法验证评估板
6.554 GSPS DAC 端口提供支持。
RF发送和RF接收端口通过高性能SMA侧插RF连接器对外连接，以ZYNQ UltraScale
RFSOC作为核心处理系统，具有丰富的外设接口，用于匹配信号
发表于 08-25 15:11
Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞
本文试图搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoC 和 Zynq UltraScal
发表于 06-28 15:53
•2529次阅读
赛灵思推出同类首创的Zynq UltraScale+RFSoC ZCU111评估套件
赛灵思推出了新款 Zynq UltraScale+ RFSoC ZCU111 评估套件，用于支持 RF 级模拟设计评估，便于广大用户亲身尝试这款颠覆性技术.
Zynq UltraScale+ RFSoC的功能特点与应用
在本演示视频中，Xilinx讨论了其Zynq®UltraScale+™RFSoC系列的产品详细信息。
Zynq UltraScale Rfsoc数据手册的详细资料概述
Zynq UltraScale+™RFSOC系列将多波段、多模式蜂窝无线电和电缆基础设施（docsis）的关键子系统集成到SOC平台中，该平台包含功能丰富的64位四核ARM®Cortex™-A53和基于双核ARM Cortex-
发表于 02-22 11:47
•25次下载
支持6GHz以下频段的Zynq UltraScale+RFSoC
Zynq UltraScale+ RFSoC将业界唯一单芯片自适应射频平台扩展至全面支持 6GHz 以下频段，实现全面射频-模拟信号链突破性集成、软决策前向纠错 （FEC）以及适用于单芯片射频的完整的SoC，广泛的器件组合提供不
发表于 06-01 10:32
•1374次阅读
上新：Zynq UltraScale+ RFSoC ZCU111 评估套件
上新：Zynq UltraScale+ RFSoC ZCU111 评估套件
赛灵思关于Zynq UltraScale+ RFSoC系列产品介绍
Zynq UltraScale+ RFSoC 在一款 SoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)。
赛灵思公司宣布其Zynq UltraScale+ RFSoC系列开始发货
Zynq RFSoC 将 RF 数据转换器、SD-FEC 内核以及高性能 16nm UltraScale+ 可编程逻辑和 ARM 多处理系统完美集成在一起打造出了一个全面的模数信号链。
Zynq UltraScale+ RFSoC器件介绍
介绍一下Xilinx公司的新一代Zynq UltraScale+ RFSoC器件，可用于LTE、5G、SDR、卫星通信等无线平台。
Zynq UltraScale+ MPSoC的隔离设计示例
电子发烧友网站提供《Zynq UltraScale+ MPSoC的隔离设计示例.pdf》资料免费下载
发表于 09-13 11:28
•2次下载
工商网监
评论