0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

预防DIP器件可焊性问题,看这篇就够了

华秋电子 2023-02-24 10:20 次阅读

DIP就是插件,采用这种封装方式的芯片有两排引脚,可以直接焊在有DIP结构的芯片插座上或焊在有相同焊孔数的焊位中。其特点是可以很方便地实现PCB板的穿孔焊接,和主板有很好的兼容性。但是由于其封装面积和厚度都比较大,而且引脚在插拔过程中很容易被损坏,可靠性较差。

DIP是最普及的插装型封装,应用范围包括标准逻辑 IC,存贮器 LSI,微机电路等。小外形封装( SOP)。派生出SOJ(J型引脚小外形封装)、TSOP(薄小外形封装)、VSOP(甚小外形封装)、SSOP(缩小型SOP) 、TSSOP(薄的缩小型SOP)及 SOT(小外形晶体管)、SOIC(小外形集成电路)等。

DIP器件组装设计缺陷

01

PCB封装孔大

PCB的插件孔,封装引脚孔按照规格书绘制,在制版过程中因孔内需要镀铜,一般公差在正负0.075mm。PCB封装孔比实物器件的引脚太大的话,会导致器件松动,上锡不足、空焊等品质问题。

见下图:使用WJ124-3.81-4P_WJ124-3.81-4P(KANGNEX)的器件引脚是1.3mm,PCB封装孔是1.6mm,孔径太大导致过波峰焊时空焊。

图片

接上图,按设计要求采购WJ124-3.81-4P_WJ124-3.81-4P(KANGNEX)的元器件,引脚1.3mm是正确的。

图片

02

PCB封装孔小

#PCB板中插件元器件焊盘上的孔小,元器件无法插入。此问题解决办法只能是把孔径扩大再插件,但是会孔无铜。如果是单双面板可以使用此方法,单双面板都是外层电气导通的,焊上锡可以导通。多层板插件孔小,内层有电气导通的情况下只能重做PCB板,因内层导通无法扩孔补救。

见下图

按设计要求采购A2541Hwv-3P_A2541HWV-3P(CJT)的元器件,引脚是1.0mm,PCB封装焊盘孔是0.7mm,导致无法插入。

图片

接上图,按设计要求采购A2541Hwv-3P_A2541HWV-3P(CJT)的元器件,引脚1.0mm是正确的。

图片

03

PCB封装引脚距离与元器件不符

DIP器件的PCB封装焊盘不只是孔径与引脚一致,而且引脚的间距同样要一样的距离。引脚孔的间距与器件不一致会导致器件无法插入,脚距可调的元器件除外。

见下图:PCB封装引脚孔距是7.6mm,采购的元器件引脚孔距是5.0mm,相差2.6mm导致器件无法使用。

图片

04

PCB封装孔距太近连锡短路

PCB设计绘制封装时需注意引脚孔的距离,引脚孔间距小即便是裸板能生成出来,在组装时过波峰焊也容易造成连锡短路。

见下图:可能因引脚距离小导致连锡短路,波峰焊连锡短路的原因有很多种,如果在设计端能够提前对可组装性进行预防,可降低问题的发生率。

图片

DIP器件引脚上锡不足的真实案例

物料关键尺寸与PCB焊盘孔尺寸不匹配问题

问题描述:产品DIP过完波峰焊后发现,网络插座固定脚焊盘上锡严重不足,属于空焊。

问题影响: 导致网络插座与PCB板的稳固性变差,产品使用过程中会导致信号pin脚受力,最终导致信号pin脚的连接,影响产品性能。造成用户使用中出现故障的风险;

问题延伸: 网络插座的稳固性差,信号pin脚的连接性能差,存在品质问题。因此可能给用户带来安全隐患,最终造成的损失是不可想象的。

图片

华秋DFM组装分析检查器件引脚

华秋DFM组装分析功能,对DIP器件的引脚有专项检查。检查项有通孔的引脚数、THT引脚限大、THT引脚限小、THT引脚的属性,引脚的检查项基本涵盖DIP器件引脚设计可能出现的问题。

图片

在设计完成后使用华秋DFM组装分析,提前发现设计的缺陷,产品生产前解决设计异常。可避免在组装过程时出现设计问题,耽误生产时间、浪费研发成本。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    447

    文章

    47838

    浏览量

    409229
  • DFM
    DFM
    +关注

    关注

    8

    文章

    447

    浏览量

    27591
收藏 人收藏

    评论

    相关推荐

    PCB布局丨SMD贴装件和DIP插装件要尽量远离

    只允许有最多25%的下陷。 我凝视着虚的地方,心中充满了疑惑与不解。为什么DIP插装器件与SMD贴片器件相隔0.2mm这么近,以至于波峰
    发表于 03-13 11:39

    什么是波峰,如何使PCBA组装自动焊接

    。提前使用华秋DFM检查可以预防波峰时出现性问题。 华秋DFM软件是国内首款免费PCB
    发表于 03-05 17:57

    【华秋干货铺】拒绝连锡!3种偷锡盘轻松拿捏

    ,具体要求如下: 01盘宽度与元器件引脚相同。 02盘长度为元器件引脚的1-1.5倍。 02增加偷锡盘 ● 这种方式适合用于
    发表于 11-24 17:10

    拒绝连锡!3种偷锡盘轻松拿捏

    ,具体要求如下: 01盘宽度与元器件引脚相同。 02盘长度为元器件引脚的1-1.5倍。 02增加偷锡盘 ● 这种方式适合用于
    发表于 11-24 17:09

    USB接口的PCB制造性设计要点

    和失真。布局布线应该尽量对称、平行、紧密、无扭曲和折叠等。 四、USB接口制造性设计 1、盘设计 贴片盘设计应能满足目标器件脚位的长、宽和间距的尺寸要求,插件
    发表于 11-21 17:54

    SATA硬件驱动器接口的制造性问题详解

    测试和调试,应该在PCB上预留测试点或测试端口。 华秋DFM软件对于SATA接口的PCB制造性,有较好的分析项,可以检查引脚的孔径大小、盘的大小是否合适、模拟计算阻抗线设计是否合理等,还可以提前预防SATA接口的PCB是否
    发表于 11-10 14:26

    【华秋干货铺】SATA硬件驱动器接口的制造性问题详解

    测试和调试,应该在PCB上预留测试点或测试端口。 华秋DFM软件对于SATA接口的PCB制造性,有较好的分析项,可以检查引脚的孔径大小、盘的大小是否合适、模拟计算阻抗线设计是否合理等,还可以提前预防SATA接口的PCB是否
    发表于 11-10 14:23

    PCB设计技巧丨偷锡盘处理全攻略

    器件过波峰时,经常容易在器件的尾端产生连锡现象,在生产中为了避免这种缺陷,设计时需要在器件的尾部加一对无电气属性的盘,即为偷锡盘。其
    发表于 11-07 11:54

    PCB设计丨SATA硬件驱动器接口的制造性问题详解

    ,可以检查引脚的孔径大小、盘的大小是否合适、模拟计算阻抗线设计是否合理等,还可以提前预防SATA接口的PCB是否存在制造性问题。 华秋DFM软件是国内首款免费PCB
    发表于 10-09 17:56

    华秋DFM性检查再次升级,抢先体验!

    ,如果器件的某一个或几个管脚需要和大面积铜箔相连,建议盘采用如下花式连接,避免大面积铜箔与盘实铺相连。 盘与大面积铜箔实铺相连,会导致
    发表于 09-28 14:35

    华秋DFM新功能丨性检查再次升级,抢先体验!

    ,如果器件的某一个或几个管脚需要和大面积铜箔相连,建议盘采用如下花式连接,避免大面积铜箔与盘实铺相连。 盘与大面积铜箔实铺相连,会导致
    发表于 09-28 14:31

    华秋DFM新功能丨性检查再次升级,抢先体验!

    更多功能体验和服务质量,希望大家继续提供宝贵的建议哦~ 下面,和大家分享几个关于盘散热过快的案例,并结合华秋DFM软件详细讲解是如何检查的。 一、盘散热过快导致生产缺陷 在PCB设计中,如果器件
    发表于 09-26 17:09

    双面混装PCBA过波峰时,如何选用治具?

    性,组装分析后可以检测元器件的间距,提前评估制作哪种波峰治具,提前预防贴片元件离插件元件太近影响开治具的问题发生。 华秋DFM软件
    发表于 09-19 18:32

    华秋干货铺 | 如何避免 SMT 虚问题?

    引起虚。 5 高引脚的器件 高引脚的器件在SMT时,可能因某种原因,元件出现变形、PCB板弯曲,或贴片机负压不足,导致焊锡热熔不一,从而引起虚
    发表于 06-16 14:01

    SMT和DIP生产过程中的虚原因

    引起虚。 5 高引脚的器件 高引脚的器件在SMT时,可能因某种原因,元件出现变形、PCB板弯曲,或贴片机负压不足,导致焊锡热熔不一,从而引起虚
    发表于 06-16 11:58