0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技利用优化的EDA流程快速啟动台积电N2 製程设计

汽车电子技术 来源: 新思科技 作者: 新思科技 2023-05-11 19:02 次阅读

为了不断满足新一代系统单晶片(SoC) 的严格设计目标,新思科技在台积电最先进的 N2 製程中提供数位与客製化设计 EDA 流程。相较於N3E 製程,台积公司N2 製程採用奈米片(nanosheet)电晶体结构,在相同功耗下可提升速度达 15% ,或在相同速度下可减少30%的功率,同时还能提高晶片密度。新思科技对整体 EDA技术的大量投入让设计人员能够快速啟动N2製程设计,不仅為SoC带来差异化同时也能缩短上市时程。

台积公司设计基础架构管理部负责人Dan Kochpatcharin表示:「台积公司与新思科技协助双方客户在台积公司最先进的 N2 製程中透过新思科技完整的EDA 解决方案,实现一流的设计结果。双方长期的合作帮助创新者在各式应用中满足或超越最严苛的產品设计目标;这些应用包括高效能运算、行动和人工智慧等。」

新思科技 EDA事业群策略与產品管理副总裁Sanjay Bali说道:「新思科技和台积公司持续推进半导体技术,在最新的 N2 製程上挑战设计物理的极限。在台积公司N2 製程中运用新思科技数位与客製化设计流程能让设计人员大大受益於台积公司N2製程的先进功能,并缩短上市时程。」

新思科技获认证的EDA和 IP 解决方案在台积电3奈米製程技术的成功,建立了双方在N2上的合作基础,迄今已有数十家业界领先公司藉此成功实现投片(tape-out)。新思科技的客户可仰赖经认证的数位与客製化设计流程、新思科技基础IP和介面 IP以及新思科技晶片生命週期管理 (SLM) 的晶片内(in-chip)製程、电压和温度 (PVT) 监控 IP 来提升N3 设计。 而有意将 N4 和 N5 设计转移到 N3E 的设计人员则可利用新思科技 EDA 类比迁移流程,有效率地在不同製程节点中重复使用同一设计。

新思科技 (Synopsys)

新思科技是专為开发电子產品及软体应用创新公司提供「硅晶到软体(Silicon to Software™)」解决方案的最佳合作伙伴。新思科技名列美国标普500指数成分股,长期以来是全球电子设计自动化(EDA)和半导体IP领域的领导者,并发展成為提供软体品质及安全测试的领导厂商。不论是针对开发先进半导体系统单晶片(SoC)的设计工程师,或正在撰写应用程式且要求高品质及安全性的软体开发工程师,新思科技都能提供所需的解决方案,以协助工程师完成创新、高品质并兼具安全性的產品。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    43

    文章

    5279

    浏览量

    164803
  • eda
    eda
    +关注

    关注

    71

    文章

    2540

    浏览量

    170872
  • Synopsys
    +关注

    关注

    2

    文章

    154

    浏览量

    89867
  • 新思科技
    +关注

    关注

    5

    文章

    716

    浏览量

    50067
收藏 人收藏

    评论

    相关推荐

    战略调整:冲刺2nm,大扩产.

    行业芯事
    深圳市浮思特科技有限公司
    发布于 :2024年03月26日 16:34:54

    思科技携手英特尔加速Intel 18A工艺下高性能芯片设计

    思科技数字和模拟 EDA 流程经过认证和优化,针对Intel 18A工艺实现功耗、性能和面积目标
    的头像 发表于 03-05 17:23 284次阅读

    思科技与英特尔深化合作,以新思科技IP和经Intel 18A工艺认证的EDA流程加速先进芯片设计

     芯片制造商与EDA解决方案和广泛的IP组合紧密合作, 能够提升产品性能并加快上市时间 摘要: 新思科技数字和模拟EDA流程经过认证和优化
    发表于 03-05 10:16 111次阅读

    EDA流程的重要意义,以及国内EDA流程进展

    电子发烧友网报道(文/吴子鹏)EDA是Electronic design automation的缩写,中文名称是电子设计自动化,是指通过设计软件来完成集成电路的功能设计、综合、验证、物理设计等流程
    的头像 发表于 12-14 00:08 1514次阅读

    思科技携手三星面向其SF2工艺开发优化数字和定制设计流程

    由Synopsys.ai EDA解决方案加持的优化数字和定制设计流程加速了针对三星先进节点设计的开发。
    的头像 发表于 12-07 09:51 319次阅读

    思科技可互操作工艺设计套件助力开发者快速上手模拟设计

    思科技AI驱动的设计解决方案可实现电路优化,在提高设计质量的同时,节省数周的手动迭代时间 新思科技可互操作工艺设计套件(iPDK)适用于台积公司所有FinFET先进工艺节点的,助力开发者快速
    的头像 发表于 11-09 10:59 474次阅读

    # #冷战 张忠谋回母校演讲称:应避免冷战

    行业资讯
    深圳市浮思特科技有限公司
    发布于 :2023年10月26日 17:17:08

    思科技携手台积公司加速N2工艺下的SoC创新

    多次成功流片,模拟设计流程也正应用于多个设计项目。这些设计流程在AI驱动型Synopsys.ai 全栈式EDA解决方案的支持下,大大提升了生产率。新思科技针对台积公司
    的头像 发表于 10-24 16:42 509次阅读

    思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程

    。 Synopsys.ai™ EDA解决方案中的模拟设计迁移流程可实现台积公司跨工艺节点的快速设计迁移。 新思科技接口IP和基础IP的广泛产品组合正在开发中,将助力缩短设计周期并降低集
    发表于 10-19 11:44 128次阅读

    ARM Neoverse™N2核心技术参考手册

    Neoverse™N2内核是一款高性能、低功耗的产品,采用ARM®v9.0-A架构。 此实施支持所有以前的ARMv8-A架构实施,包括ARM®v8.5-A。 Neoversedsu n2核心在
    发表于 08-29 08:12

    ARM Neoverse™N2软件优化指南

    新宇宙™ N2是一款高性能、低功耗的产品,采用Arm®v9.0-a架构。此实现支持Arm®v8.6‑A之前的所有Armv8-A体系结构实现。
    发表于 08-11 06:47

    Arm Neoverse N2汽车硬件技术概述

    本文件描述了NeoverseTM N2汽车参考堆栈的底层硬件架构。 本文件适用于计划评估和使用NeoverseTM N2汽车参考堆栈的软件、硬件和系统工程师。重点是了解NeoverseTM N2汽车
    发表于 08-10 06:25

    ARM Neoverse N2 PMU指南

    2. 本文介绍在NEVER N2中实施的不同性能监测单位(PMU)活动的行为。 NEVER N2有6个可编程32位计数器(对应0-5),每个计数器可编程以计数本文件所描述的PMU事件之一
    发表于 08-09 06:07

    全面支持Intel 16!新思科EDA流程及IP获认证,携手推动成熟应用领域创新

    思科EDA数字和定制设计流程及半导体IP可提高芯片的功耗、性能和面积,同时将Intel 16制程工艺的集成风险降至最低 基于英特尔代工服务加速器(IFS Accelerator)生态联盟,新
    的头像 发表于 08-07 18:45 364次阅读

    思科技正积极打造AI EDA套件

    思科技正积极打造AI EDA套件 EDA可以利用计算机辅助设计(CAD)软件,来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计(包括布局、布线、版图、设计规则检
    发表于 05-11 18:40 950次阅读