富士康进军Chiplet封装领域的三大挑战

蒋尚义的加入能给富士康半导体带来怎样的改变？

富士康科技（鸿海精密工业）最近宣布邀请台积电资深人士、前中芯国际高管蒋尚义担任其半导体集团首席战略官，这让蒋尚义和该公司都成为国际关注的焦点。

蒋尚义在代工行业有着深厚的经验，是提出使用基于chiplet的先进封装技术的先驱之一。许多半导体行业人士认为，蒋尚义将在帮助富士康切入“先进封装”和“异质集成”领域方面起到举足轻重的作用。面对这样的前景，先进封装行业的多位业内人士进行了会谈，看富士康能否在蒋尚义的带领下快速进军chiplet封装领域。共识是，富士康在开辟进入该行业的道路之前要克服技术障碍面临重大挑战。

挑战一：先进封装与晶圆级工艺相结合

毫无疑问，台积电3D Fabric平台产品，如SoIC-CoWoS和SoIC-InFo_oS，是全球首屈一指的“晶圆级”先进封装解决方案。

台积电InFO_PoP（package on package）技术实现商用已有10多年，包括iPhone AP的生产也已有多年。其2.5D IC CoWoS封装技术得到包括Nvidia、AMD、Xilinx和Broadcom在内的高性能计算（HPC）芯片客户的一致好评，并足以与高带宽内存（HBM）产品异构集成。

台积电 3D Fabric 系列产品的成功很大一部分是基于其坚实的代工基础和在晶圆级代工工艺方面的领先市场地位。先进的代工工艺节点与相关的先进封装技术相结合，朝着 2D 工艺缩放和 3D 晶圆堆叠方向发展，对于防止摩尔定律接近其物理极限至关重要。

挑战二：采用 chiplet 封装的成本挑战

有封装业内人士指出，28nm节点是相关封装技术采用的明显分水岭。以逻辑芯片为例，28nm以上的工艺没有必要采用chiplet封装，没有成本优势。

先进封装的一个关键工艺是“堆叠”，例如用于CoWoS封装的硅通孔（TSV）技术，用于2.5D封装的硅中介层（Si interposer），以及用于3D SoIC封装的混合键合。这些先进封装技术在高端HPC芯片后端工艺的应用，通常伴随着使用先进节点制造相关芯片的需求。然而，晶圆级堆叠技术的成本较高。不太先进的晶圆使用先进的封装在生产成本方面毫无意义。

初级HPC芯片玩家也会考虑“风险控制”和“问责制”，因为5nm，甚至后续的3nm、2nm芯片的生产成本都很高。他们在将后端服务分包给 OSAT（外包半导体组装和测试）公司时会谨慎行事。因此，包括 Nvidia 和 AMD 在内的主要 AI 芯片制造商主要将其高端 HPC 芯片的生产外包给台积电。尽管有消息指出，TSV技术的技术壁垒相对不高，但一些公司，如索尼，正在使用其TSV技术生产CMOS图像传感器（CIS）。但富士康是否会涉足独联体领域还有待观察。

富士康与国巨集团保持着密切的合作关系，可以接触到很多半导体资源。国巨旗下同兴电子可生产CIS芯片用再生晶圆，精通车用CIS BGA封装。富士康的半导体实力还延伸至国创半导体，这是富士康与国巨的合资企业，生产功率半导体。富士康还与 DDI 芯片制造商 天鈺科技和 MOSFET 供应商富鼎先进电子合作。

富士康制定了进军半导体行业的大胆计划，并更进一步聘请了蒋尚义。

挑战三：硅光封装技术潜力

富士康深耕IC后端服务领域。其在中国的子公司ShunSin已进入SiP（系统级封装）产品量产阶段，青岛新核芯科技则进军晶圆凸块和倒装芯片封装业务领域。

ShunSin早些时候表示，它已经从本地和美国客户那里获得了RF和PA产品的SiP订单，其光收发器模块的后端服务业务也在蓬勃发展。ShunSin 还旨在加强其在共封装光学 （CPO） 和硅光子 （SiPh） 封装技术方面的发展。蒋在台积电期间熟悉了 SiPh 封装。不过，也有业内人士指出，SiPh封装工艺要完成异构集成的任务，仍需要应用至少7nm的先进工艺打造的处理器，来处理相关的控制和计算任务。

一些中国台湾的 OSAT 表示，富士康对未来的汽车和汽车半导体有一个全面的计划。在进一步进军半导体制造领域之前，聘请蒋尚义来提升公司的品牌知名度、网络扩张和整体战略指导是合适的。OSAT 还强调，大多数汽车芯片不需要先进的封装，例如引线键合封装具有广泛的应用。唯一需要高计算能力的汽车芯片很可能是自动驾驶芯片。未来的汽车将具有复杂的功能，并更多地依赖人工智能——这是富士康关注的发展方向。

蒋尚义作为台积电的重要角色还可以帮助富士康在芯片行业，尤其是汽车芯片领域开辟一条道路。但富士康能否迅速切入先进封装和3D chiplet技术领域，还有待观察。

审核编辑 ：李倩