0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ESD防护方法有那些

硬件攻城狮 来源:射频攻城狮日常 作者:射频攻城狮日常 2022-11-06 21:35 次阅读

关于ESD静电放电,可分为接触放电和空气放电。其中,空气放电的等级相对较高。 下图是ISO 10605-2008标准静电放电测试设置图,针对电子产品ESD问题,个人总结了以下几种防护方法,供大家设计时参考。

3b2e109e-5cd8-11ed-a3b6-dac502259ad0.png

1、TVS 电子设计中低速信号线、高速信号线、RF天线端口处,都会放置1个或1组TVS管,利用TVS的雪崩击穿进行电压钳位,从而保护后级电路。

3b8b2d7e-5cd8-11ed-a3b6-dac502259ad0.jpg

2、MLCC陶瓷电容 通常对于成本敏感性产品,MLCC电容放置在I/O连接器或者关键信号的位置,同时连接线尽可能的短,以便减小连接线的感抗。

3ba51310-5cd8-11ed-a3b6-dac502259ad0.png

3、火花间隙法注:此方法不推荐,容易积碳,使用寿命短。 如下图所示,ESD放电产生电弧(类似爬电,间距大了就没效果了),通过尖端放电至GND进而消耗电能。

3bf78708-5cd8-11ed-a3b6-dac502259ad0.png

4、金属屏蔽 静电电流流过金属导体时,由于实际上金属导体在高频状态下寄生电感的存在,会在金属导体上产生变化的电磁场,敏感信号靠近金属背板时,会在信号布线上产生感应骚扰电压,从而导致系统工作异常,可以采用屏蔽的方式解决。

5、PCB叠层设计 PCB叠层设计的总原则是高频信号具有完整的参考地平面,高频信号环路面积最小,第一是电源层紧邻参考地平面使得电流泄放快,第二是环路面积小使得感应电流的能力相应减弱。

3e0ff692-5cd8-11ed-a3b6-dac502259ad0.png

6、PCB防静电环 在电路板周围画出不加阻焊层的走线,在条件允许的情况下将该走线连接至外壳,同时要开口环,避免引起天线效应。 车载域控制器这个静电环比较明显,如下图所示,PCB周边的裸露的铜皮就是PCB防静电环。

3e5f246a-5cd8-11ed-a3b6-dac502259ad0.png

43f85ebe-5cd8-11ed-a3b6-dac502259ad0.png

7、接地与搭接 接地与搭接是为静电电流提供低阻抗泄放路径的重要手段,金属部件之间通过良好的搭接,既能建立低阻抗电流通路,又能减小不同参考地平面间寄生电感,从而建立在不同工作频率下尽可能等电位的参考地平面。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • ESD
    ESD
    +关注

    关注

    46

    文章

    1818

    浏览量

    171176
  • RF
    RF
    +关注

    关注

    65

    文章

    3025

    浏览量

    165651

原文标题:几个实用的ESD防护方法

文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    NUC972 USB做ESD测试时如何防护

    NUC972 USB做ESD测试时如何防护
    发表于 01-17 07:32

    如何从利用静电防护器件来降低ESD危害?

    如何从利用静电防护器件来降低ESD危害? 静电防护器件,也称为ESD防护器件,用于降低和控制静电放电对电子设备、电路和元件造成的危害。静电
    的头像 发表于 01-03 13:42 278次阅读

    ESD静电屏蔽防护方法及原理分析

    ESD静电屏蔽防护方法及原理分析 ESD静电放电是指两个物体之间由于电荷不平衡而产生的电能放出。静电放电会对电子器件和设备造成损害,从而影响它们的性能、可靠性和寿命。为了保护电子设备
    的头像 发表于 01-03 11:09 414次阅读

    什么是ESD保护区?什么是静电防护区?

    什么是ESD保护区?什么是静电防护区? ESD保护区和静电防护区是为了防止静电带来的危害而设立的特殊区域。在这些区域内,采取了一系列的措施来减少静电的产生和防止静电对灵敏电子设备造成的
    的头像 发表于 12-20 14:13 620次阅读

    二极管器件在ESD防护中的作用

    早期工艺都是使用单个反偏二极管作为ESD防护器件。但是这种设计方法只适用于大线宽工艺。随着工艺的进步,现阶段的ESD防护策略已经不建议二极管
    的头像 发表于 12-04 14:18 1252次阅读
    二极管器件在<b class='flag-5'>ESD</b><b class='flag-5'>防护</b>中的作用

    AT32 USB接口ESD防护设计指南

    AT32 USB接口ESD防护设计指南目的是为设计者在使用AT32 USB接口进行ESD防护设计时提供设计建议和参考。
    发表于 10-24 06:01

    ESD和浪涌的测试标准及测试方法

    ESD和浪涌问题往往是基带工程师最头疼的问题,因为测试标准严苛,问题神出鬼没。特别是ESD问题,没有解决问题的标准路径,只能靠反复地构思方案并验证。 想要尽量避免以上问题,就必须选择合适的防护器件,设计上做足
    发表于 10-09 12:18 3570次阅读
    <b class='flag-5'>ESD</b>和浪涌的测试标准及测试<b class='flag-5'>方法</b>

    面向USB3.0的新型ESD防护设计

    电子发烧友网站提供《面向USB3.0的新型ESD防护设计.pdf》资料免费下载
    发表于 10-08 14:31 1次下载
    面向USB3.0的新型<b class='flag-5'>ESD</b><b class='flag-5'>防护</b>设计

    如何从电路上来防护ESD

    看到ESD防护,工程师第一个想到的是电容,为什么选电容?便宜,便宜,便宜。好用,好用,好用。其优点显而易见。选一个合适的电容,一劳永逸,另外电容还可以抑制干扰和抗干扰的作用,真是万金油啊。但电容
    发表于 09-22 09:39 397次阅读
    如何从电路上来<b class='flag-5'>防护</b><b class='flag-5'>ESD</b>?

    静电放电ESD三种模型及其防护设计

    点击关注,电磁兼容不迷路。静电放电ESD三种模型及其防护设计ESD:ElectrostaticDischarge,即是静电放电,每个从事硬件设计和生产的工程师都必须掌握ESD的相关知识
    的头像 发表于 09-15 08:02 1414次阅读
    静电放电<b class='flag-5'>ESD</b>三种模型及其<b class='flag-5'>防护</b>设计

    如何提高ESD静电防护 PCB ESD防护设计的重要措施

    板子lay的好,ESD没烦恼。提高ESD静电防护,PCB设计需要做好以下几点。
    的头像 发表于 09-14 09:45 1277次阅读
    如何提高<b class='flag-5'>ESD</b>静电<b class='flag-5'>防护</b> PCB <b class='flag-5'>ESD</b><b class='flag-5'>防护</b>设计的重要措施

    实际设备中的ESD防护示例|基于贴片压敏电阻的LED保护

    实际设备中的ESD防护示例|基于贴片压敏电阻的LED保护
    的头像 发表于 08-15 11:39 403次阅读
    实际设备中的<b class='flag-5'>ESD</b><b class='flag-5'>防护</b>示例|基于贴片压敏电阻的LED保护

    ESD防护方法我出招

    设备为啥经常返修未做ESD(静电放电)防护可能会对电子设备和电子元件造成潜在的害处。以下是一些不做ESD防护可能引发的问题:1)元件损坏:静电放电可能会导致电子元件的损坏或完全失效。这
    的头像 发表于 08-04 08:03 644次阅读
    <b class='flag-5'>ESD</b><b class='flag-5'>防护</b><b class='flag-5'>方法</b>我出招

    未做ESD(静电放电)防护可能引发哪些问题?

    未做ESD(静电放电)防护可能会对电子设备和电子元件造成潜在的害处。
    的头像 发表于 08-03 09:50 1651次阅读
    未做<b class='flag-5'>ESD</b>(静电放电)<b class='flag-5'>防护</b>可能引发哪些问题?

    优恩半导体-ESD防护器件三大技术优化措施

    对于现在越来越复杂的集成电路来说,元器件厂商必须有针对性的优化ESD防护器件才能发展,以下就从三个方面详细说说如何进行优化措施。一、较低的钳位电压可增强对灵敏IC的防护ESD事情中,
    的头像 发表于 06-13 15:11 447次阅读
    优恩半导体-<b class='flag-5'>ESD</b><b class='flag-5'>防护</b>器件三大技术优化措施