Cadence新支持台积电的N16RF设计参考流程和制程设计套件

Cadence 携手台积电，赋能 N6 毫米波射频设计，加速推进移动、5G 及汽车应用创新

中国上海，2022 年 11 月 3 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence 射频集成电路解决方案支持台积电的 N16RF 设计参考流程和制程设计套件（PDK），助力加速推进新一代移动、5G 及汽车应用。通过 Cadence 与台积电的持续合作，双方的共同客户可以使用支持台积电最新 N16RF 毫米波半导体技术的 Cadence 解决方案来进行设计。

Cadence 射频集成电路解决方案支持 Cadence 智能系统设计（Intelligent System Design）战略，助力实现系统级芯片（SoC）的卓越设计。

完整的射频设计参考流程包括无源器件建模、模块级优化、敏感版图布线网电磁寄生参数签核、带有定制无源器件及自发热效应的 EM-IR 分析。该参考流程提供了针对台积电 N16RF 毫米波工艺技术进行优化的几款产品，包括 Cadence Virtuoso Schematic Editor、Virtuoso ADE Product Suite 和集成的 Spectre X Simulator 及射频选项。

此外，该流程还具有大容量电磁（EM）模型生成功能，使用 Cadence EMX 3D Planar Solver 将 S 参数模型无缝反标注到原理图中，并使用 Voltus-Fi Custom Power Integrity Solution 进行自发热 EM-IR 分析，实现 EM 和 RCX 模型的自动管理，获得精确的射频结果。借助该流程，用户可以有效地管理工艺角仿真，提高设计可靠性。

EMX Planar 3D Solver 和 Quantus Parasitic Extraction 集成到 Virtuoso 平台，实现耦合效应的分层提取，有力地保障了全设计电磁寄生参数签核。Cadence 射频集成电路全流程提供了一种有效的方法，利用高度整合的统一设计环境，帮助工程师实现设计目标—性能、功耗效率和可靠性。

“通过与 Cadence 的持续合作，客户能够利用 Cadence 认证的流程和我们先进的 N16 毫米波工艺技术提高生产力，”台积电设计基础设施管理部门负责人 Dan Kochpatcharin 表示，“借助这个新的参考流程，打造新一代移动、汽车、5G、医疗和航空航天设计的设计者可以更加轻松地快速采用我们的技术。我们已经看到有客户利用我们的技术来推动创新。”

“通过与台积电的紧密合作，利用其 N16 毫米波工艺技术以及我们全面的射频和射频集成电路流程，客户可以获得更先进的技术和能力，打造极具竞争力的设计，”Cadence 高级副总裁兼定制 IC与 PCB 事业部总经理 Tom Beckley 表示，“Cadence 力求为我们的共同客户提供更好的流程，我们不断听取客户反馈，了解他们的实际设计需求。这些反馈使我们能够相应地优化流程，这样客户就能专注于设计而不是集成。”

审核编辑：彭静