0 引言
在SpinalHDL 1.7.0版本里,在仿真方面开始支持了VCS,这解决了在FPGA设计里采用Verilator时无法仿真厂商IP的问题。故此,前段时间尝试了把集成FPGA厂商DDR IP的测试。不曾想却遇到了一个从未遇到的错误。在DDR仿真里一般由控制器IP以及厂商的Memory Model组成,我将其各自封装成了一个Blackbox,而在集成的时候确过不去了。为简单起见,这里采用下面的代码示例:
看起来似乎没啥毛病对吧,而且在之前写Verilog时候inout端口也是这么连接的。然而在运行的时候却报了下面的错误:

这错误类型我熟,但貌似明显我并没有犯这个错误啊…… 》解决之道
首先需要说明的是,这种使用场景也仅在仿真的时候会使用到,而真实的设计场景是不会有这么用的。但上面这个场景确实存在。在git上大神给出了下面的答复:
针对这种场景,这里给出一个解决方案,ddrWrapper重写如下:
修改后即可达成我们想要的效果:

审核编辑:刘清
-
FPGA设计
+关注
关注
9文章
429浏览量
28003 -
DDR
+关注
关注
11文章
747浏览量
68530 -
VCS
+关注
关注
0文章
80浏览量
10245
原文标题:踩坑系列——inout连接不上
文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
Verilog inout 双向口使用和仿真
Verilog inout 双向口使用和仿真-转载
inout testbench写法总结
是否可以将一个inout端口直接连接到另一个inout端口?
为什么CC2540建立连接不上呢?
INOUT信号问题
VS-RK3399安卓主板adb 链接不上问题如何解决?
Inout双向端口信号处理方法
简谈FPGA/Verilog中inout端口使用方法
pppoe什么意思_pppoe连接不上怎么办
wifi有信号却连接不上是为什么
为什么Xshell连接不上服务器?

inout连接不上如何解决呢
评论