CXL 3.0的带宽成功翻倍

电子发烧友网报道（文/周凯扬）从这几年发布的服务器硬件来看，无论是CPU、GPU还是新兴的DPU，大家都会发现一个参数的出场率越来越高，那就是带宽，尤其是对于高性能加速器、系统内存和边缘网络硬件来说。纵观服务器市场，CPU核心数与性能还在拔高的同时，引脚、热约束、内存容量和单核带宽却在一直拖后腿。

正因如此，不同计算节点之间的高效资源共享，特别是缓存一致性等问题被搬上台面，一连串的开放互联标准开始兴起，譬如CXL、Gen-Z、OMI。但随着2022年闪存峰会上CXL 3.0的推出，这一切竞争似乎都被画上了句号。

CXL 3.0带来的改变CXL 3.0带来的最大改变，就是从CXL1.0/1.1/2.0的PCIe 5.0 I/O，换成了PCIe 6.0，也正因如此CXL 3.0的带宽成功翻倍，最大链接速度从32GTs倍增至64GTs。

其次是交换机，这个从CXL 2.0引入的交换机功能获得了前所未有的加强。在2.0版本中，每个主机的PCIe根端口靠交换机只允许连接一种非内存设备，要么是Type 1的SmartNIC，要么是Type 2的GPU、ASIC或FPGA。而在3.0版本中，每个根端口可以连接不止一种设备类型，大大提高了配置灵活性，而不再只是单主机单加速器加上可扩展的内存。

而且在CXL 2.0的交换机中，各种设备和主机只能连接到一级CXL交换机上，而CXL 3.0支持了多层级交换机，比如二级的CXL交换机与一级交换机级联或扇出，各层级又能连接多个任意设备。如此一来，单机柜的互联完全可以交给CXL完成，不再局限于以前PCIe连接下的树状结构。CXL 3.0还允许交换机连接设备之间的对等通信，从而允许加速器之间无需通过主机也能实现通信，类似于英伟达的GPUDirect，只不过不再局限于GPU，而是支持各种加速器。

CXL 3.0 支持的网状结构 / CXL联盟

最后，CXL 3.0终于加入了真正的内存池和一致内存共享功能。此前在2.0版本中，所谓的内存池也就只是将内存分区给不同的主机而已。而CXL 3.0下的内存可以共享给各个同在一致区域内的所有主机，真正做到提高数据流的效率和内存利用率。

更有趣的是，根据CXL联盟主席 Siamak Tavallaei的说法，CXL 3.0在实现以上性能与功能的同时，延迟依然与CXL 2.0保持一致。但同时他也指出，加入复杂的交换机物理层结构后，肯定是会有不可避免的延迟增加，但相比以太网之类的方案来说，这样的延迟更能接受，也况且客户也可以在拓扑结构灵活性和延迟之间做出取舍。

开放互联最后的赢家

早在去年11月，CXL联盟和Gen-Z联盟就签署了意向书，将Gen-Z的规范和资产全部转移给CXL联盟，今年2月，相关资产转移基本完成，象征着Gen-Z走下了历史舞台。今年8月1号，CXL再度吞下了另一个标准，CXL联盟与OpenCAPI联盟签订合约，将OMI规范和资产全部转移给CXL联盟。由此，从HPE内孵化出的Gen-Z以及从IBM内孵化出的OMI这两项开放标准，都成了英特尔打造的开放标准CXL的嫁衣。 事实上，不只是GenZ和OpenCAPI，我们可以发现前几年还比较活跃的CCIX也没了音讯。2019年到2021年之间，比较高调的支持者也就是只有ARM的Neoverse平台、AMD的服务器CPU和Xilinx的Smart NIC，以及华为的鲲鹏920服务器CPU。

可随着时间过去，AMD在去年的发布上Genoa EPYC CPU的宣传图上，只写出了PCIe 5.0和CXL的支持，ARM在其Neoverse V1介绍界面也只能看到支持CXL附加设备。虽说其中一些设备在详细介绍时依然会说明对CCIX的支持，但很明显，CCIX已经不再是它们着重宣传的互联标准。

从内存厂商的态度来看就更加明显了，无论是美光、SK海力士、三星，都已经完全拥抱了CXL，相关的产品都已经公布或在规划阶段，对于他们来说，CXL是一个让内存在服务器平台继续发光发热的公开方案，为内存子系统创造新的市场机遇，比如内存带宽和容量扩展、内存形态差异化、内存控制器差异化和内存服务化等等。除了提供标准的CXL DRAM之外，还能推出一些增值产品，比如三星的软件定义内存，就是采用了可编程FPGA控制器。未来还存内计算、高安全性等特性也能一并加入进去，为服务器内存创造更低的总拥有成本。

一家独大真的好吗？

对于任何行业来说，一家独大往往都不是一件好事。然而，对于开放标准来说，如果大家都愿意献力的话，反倒能够推进这个市场的开放创新。要知道，CXL也是经过了多年的发展才被各大公司推举出来的开放标准，证明大家已经达成了共识，而且这个共识不再是什么专有的互联解决方案，而是每个成员都能积极推动的标准。如此看来，CXL的胜出对行业来说只有好处。

审核编辑：彭静