0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

抚平芯片设计验证和确认的皱纹

康大争 来源:andyfly7 作者:andyfly7 2022-07-26 15:43 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

如果芯片设计有一张脸,它就会有一两道皱纹,尤其是由于硬件和软件验证日益复杂的挑战而造成的皱纹。

直到最近,系统设计的这两个元素都是在不同的时间分别完成的,硬件设计通常先于软件开发开始。系统集成商将通用硬件块组装到系统中,而不考虑最终将在其上运行的应用软件。通用硬件可能承载了任意数量的可能类型的软件,但并未针对其中任何一种进行优化。该设置对项目团队来说是一个挑战,因为硬件验证和验证必须证明预期的软件可以在硬件上运行,在功耗预算内实现足够的性能以确保成功。

今天,设计已经演变成片上系统 (SoC),这是一种独立的定制硅芯片,可以处理大部分计算工作。同样,SoC 验证重新关注底层硬件和运行在其上的软件之间的交互。因此,验证和确认演变为基于工作负载分析的软件支持验证和确认方法,并在从早期硬件验证到软件集成一直到系统验证的整个设计流程中使用。

抚平由软件依赖性引起的皱纹的关键是设计块和软件工作负载的虚拟化,以及集成各种工具的流线型流程。包括硬件和软件功能的模块虚拟化应在最终设计完成之前完成。

例如,如果定制的操作系统不可用,则可以使用更通用的版本来测试具有大量测试的系统,而无需定制。这减轻了项目后期的测试负担,当完整的定制操作系统可用时,只需要一小部分验证。应用软件也是如此。用于高性能计算的 SoC 可以通过实际工作负载进行验证,以证明数据平面。简化流程可确保每个工具都遵循相同的基本格式。当然,每个工具都需要做一些工作。他们可以在已经完成的工作的基础上,只关注与不同验证阶段相关的增量工作,而不是每次工具转移都从头开始。

使用软件配置验证环境可以实现模型和存根,以对关键元素进行有针对性的验证,而无需完全可用不相关的模块。可以对数据工作负载进行虚拟化,以彻底审查处理效率。设计演变为一组源自架构阶段的互连块。随着设计的进展,这些块逐渐被细化,环境的共同性质有助于在组和工具之间来回移动不同的块,而无需大量返工。

硬件辅助验证非常适合支持软件的验证和验证方法。开发开始得更快,并且在整个真实世界软件工作负载环境的上下文中验证硬件可以在早期使用模型进行,随着开发中的不同部分逐渐建立系统。虽然可以立即开始验证,但最终的硅前测试侧重于最后一分钟的改进和全系统验证,加速设计流片,提高设计质量,并降低重新设计的风险和成本。它还简化了硅后验证。

统一的支持软件的验证和确认环境打破了硬件设计团队和软件开发人员之间的依赖关系。未来日益复杂的 SoC 需要这种方法。虽然芯片设计没有得到改善,但深层皱纹被抚平了。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54704

    浏览量

    471355
  • 操作系统
    +关注

    关注

    37

    文章

    7462

    浏览量

    129757
  • 硬件
    +关注

    关注

    13

    文章

    3692

    浏览量

    69261
  • 软件
    +关注

    关注

    69

    文章

    5395

    浏览量

    92110
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AD8418 故障芯片输出波形异常 需确认波形叠加正弦波是什么原因导致的?

    图中黄色波形为OUT管脚输出,绿色波形为经过10K电阻+4.7nF电容滤波后的波形,紫色波形为蓝色-绿色的差。 需确认波形叠加正弦波是什么原因导致的?芯片电路设计见中间的图,芯片各管脚测试无正弦波叠加波形。谢谢
    发表于 05-14 07:42

    西门子与NVIDIA实现验证领域关键突破

    西门子与 NVIDIA 密切合作,使西门子 Veloce proFPGA CS 硬件辅助验证确认系统,能够支持芯片设计工程师与系统架构师在首轮流片前,运行并采集数万亿次验证周期,从而
    的头像 发表于 04-16 11:18 536次阅读

    Cadence 推出 ChipStack™ AI Super Agent,开辟芯片设计与验证新纪元

    全球首个 AI 驱动的超级智能体,能够根据规格和高层次描述自主创建并验证设计 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,推出用于前端芯片设计与验证的代理式 AI
    的头像 发表于 03-02 13:40 390次阅读

    芯片好坏鉴别全攻略:从ABA测试到特征阻抗验证(ASP3605实操版)

    一、芯片好坏鉴别核心逻辑:从基础筛查到专业验证 芯片作为电子设备的 “大脑”,其质量直接决定产品稳定性与使用寿命。鉴别芯片好坏需遵循 “先直观后精密、先离线后在线” 的原则,涵盖外观检
    的头像 发表于 01-04 16:34 1340次阅读

    软件定义的硬件辅助验证如何助力AI芯片开发

    半导体行业正处于关键转折点。2025 年,1927 亿美元的风险投资涌入 AI 领域,市场对匹配 AI 快速创新周期的验证平台的需求激增。随着 AI、Multi-Die 架构和边缘计算推动芯片创新
    的头像 发表于 12-29 11:17 872次阅读
    软件定义的硬件辅助<b class='flag-5'>验证</b>如何助力AI<b class='flag-5'>芯片</b>开发

    浅谈芯片验证方法的演进过程

    从业者的核心需求仅在于掌握这些芯片的使用方法,对于其底层设计原理以及对应的测试验证流程,既缺乏深入探索的条件,也没有足够的重视。
    的头像 发表于 12-10 15:14 868次阅读
    浅谈<b class='flag-5'>芯片</b><b class='flag-5'>验证</b>方法的演进过程

    国内首个汽车芯片标准验证平台启用,“消费芯片”再难上车?

    [首发于智驾最前沿微信公众号]10月28日,国内首个国家级汽车芯片标准验证中试服务平台在深圳正式投入使用。该平台由国家及行业相关机构共同推动建设,旨在满足车规级芯片在环境与可靠性、失效分析、信息安全
    的头像 发表于 10-29 15:17 822次阅读
    国内首个汽车<b class='flag-5'>芯片</b>标准<b class='flag-5'>验证</b>平台启用,“消费<b class='flag-5'>芯片</b>”再难上车?

    如何验证硬件加速是否真正提升了通信协议的安全性?

    是具体验证方法与框架,覆盖从底层硬件到上层协议的全链路验证: 一、基础验证:硬件加速模块的安全功能正确性 硬件加速(如加密 / 解密、哈希计算、密钥管理)是通信协议安全的 “底层支撑”,需先
    的头像 发表于 08-27 10:16 1437次阅读
    如何<b class='flag-5'>验证</b>硬件加速是否真正提升了通信协议的安全性?

    新思科技携手AMD革新芯片设计流程

    新思科技同时提供涵盖系统设计、验证确认的全套解决方案,包括架构探索、早期软件开发以及软硬件系统验证确认等工具。这些工具和技术发挥着关键作用,能够支持AMD等客户在先进
    的头像 发表于 08-11 16:20 2146次阅读

    华大九天物理验证EDA工具Empyrean Argus助力芯片设计

    芯片设计的流片之路充满挑战,物理验证EDA工具无疑是这“最后一公里”关键且不可或缺的利器。它通过设计规则检查、版图与原理图一致性验证等关键流程,为IC设计契合制造需求提供坚实保障。作为签核(Signoff)环节的关键防线,物理
    的头像 发表于 07-03 11:30 3947次阅读
    华大九天物理<b class='flag-5'>验证</b>EDA工具Empyrean Argus助力<b class='flag-5'>芯片</b>设计

    Veloce Primo补全完整的SoC验证环境

    芯片构建之前完成。虽然硬件加速器和桌面原型板是这项验证中两个众所周知的参与者,但企业原型同样具备重要的意义。 尽管仿真在设计的早期阶段占据主导地位,但由于性能的原因,其更多的适用于模块级验证。一旦开始全
    的头像 发表于 06-12 14:39 1664次阅读
    Veloce Primo补全完整的SoC<b class='flag-5'>验证</b>环境

    芯华章携手EDA国创中心推出数字芯片验证大模型ChatDV

    面向国家在集成电路EDA领域的重大需求,芯华章携手全国首家集成电路设计领域国家级创新中心——EDA国创中心,针对日益突出的芯片设计验证痛点,强强联手,共同推出具有完全自主知识产权的基于LLM的数字芯片
    的头像 发表于 06-06 16:22 2072次阅读

    超大规模芯片验证:基于AMD VP1902的S8-100原型验证系统实测性能翻倍

    引言随着AI、HPC及超大规模芯片设计需求呈指数级增长原型验证平台已成为芯片设计流程中验证复杂架构、缩短迭代周期的核心工具。然而,传统原型验证
    的头像 发表于 06-06 13:13 1764次阅读
    超大规模<b class='flag-5'>芯片</b><b class='flag-5'>验证</b>:基于AMD VP1902的S8-100原型<b class='flag-5'>验证</b>系统实测性能翻倍

    怎么确认线缆与配线架的规格匹配

    确认线缆与配线架的规格匹配是网络布线中的关键环节,以下从多个维度详细说明如何进行确认: 一、了解线缆与配线架规格参数 线缆规格参数: 类型:明确线缆是双绞线(如超五类、六类、七类等)、大对数语音电缆
    的头像 发表于 06-06 10:23 963次阅读

    芯片验证为何越来越难?

    本文由半导体产业纵横(ID:ICVIEWS)编译自semiengineering过去,仿真曾是验证的唯一工具,但如今选择已变得多样。平衡成本与收益并非易事。芯片首次流片成功率正在下降,主要原因
    的头像 发表于 06-05 11:55 1104次阅读
    <b class='flag-5'>芯片</b>的<b class='flag-5'>验证</b>为何越来越难?