0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCIe Gen 2带来的东西不仅仅是额外的带宽

星星科技指导员 来源:嵌入式计算设计 作者:Touseef Bhatti 2022-06-23 11:03 次阅读

很难相信自 PCI 特别兴趣小组 (PCI-SIG) 发布 PCI Express Base Specification Revision 2.0 以来已经过去了两年。通常称为 PCIe Gen 2,升级到流行且广泛使用的 PCIe 协议后,PCIe Gen 1 支持的带宽翻了一番,达到 5.0 Gbps。但这并不是新规范的全部可能。

虽然第 2 代的市场采用正在顺利进行,但一些设计师仍然在他们的产品中依赖第 1 代,并且还没有准备好迁移到第 2 代。这些设计师可能没有意识到第 2 代正在带来更多的东西而不仅仅是额外的带宽。

开关成熟度

PCIe 开关是 PCIe 系统的标准构建块。由于芯片组提供有限数量的原生 PCIe 端口,因此交换机通常用于创建额外的 PCIe 端口。使用交换机允许芯片组扇出更多的 PCIe 端点或 I/O。

随着 PCIe 协议的成熟,它的实现也越来越成熟。芯片组过去带有一个 PCIe 端口,但现在通常支持多个 PCIe 端口。几年前,设计人员很难找到支持 PCIe 的嵌入式处理器。如今,支持两个甚至三个 PCIe 端口的嵌入式处理器很常见。

下一代功能

PCIe 交换机同样已经成熟。第 1 代交换机最初只是提供扇出功能,而第 2 代交换机则支持特定于应用程序的性能增强功能,例如读取步调和双播。

阅读节奏

当今的服务器和存储系统混合使用通过连接到 PCIe 的适配器实现的恒定和突发 I/O 的情况并不少见。光纤通道主机总线适配器 (FC HBA) 是一个恒定的、需要大量数据的端点的示例,它大部分时间都在向主机发送大量读取请求。另一方面,千兆以太网网络接口卡 (GE NIC) 是一个本质上是突发性的端点,会根据需要向主机发送少量、不频繁的读取请求。

在标准 PCIe 系统中,如果 GE NIC 在 FC HBA 已经发出大约 8 个读取请求之后发送一个小的读取请求,则 GE NIC 必须等待 CPU 处理完所有 8 个 FC HBA 读取请求,然后再处理一个GE 网卡读取请求。因此,GE NIC 性能会受到影响,因为它要花费几个周期来等待接收其请求的数据。FC HBA 读取请求往往比 GE NIC 的请求更大且更频繁,这一事实只会加剧 GE NIC 性能下降。这个问题是 PCIe 协议和 CPU 用于处理传入读取请求的先进先出 (FIFO) 方案的副产品。

读取步调通过在处理读取请求时公平分配 CPU 带宽来解决这个难题。在图 1 中,读取步调允许 GE NIC 跳到待处理的 FC HBA 读取请求之前,从而显着减少 GE NIC 的最坏情况等待时间。PCIe 交换机无需等待所有排队的 FC HBA 读取请求得到服务,而是允许 GE NIC 读取请求在队列中向前跳转。

图1

pYYBAGKz2BmATdF-AADyk_RKbRA971.png

虽然突发 I/O 性能可以体验 5 倍或更高的性能提升,但恒定 I/O 性能不会受到影响。read pacing 使用的算法考虑了恒定的 I/O 性能,并确保其性能不会下降。基于此算法,读取步调支持其自己的默认设置集合。但是,想要自定义读取步调功能的设计人员可以根据需要对自己的阈值进行编程

双铸

双播功能允许将一个入口数据包同时复制到两个出口端口——一个数据包输入,两个数据包输出。入口端口和两个出口端口是用户可编程的。每当数据包从选定的入口端口写入选定出口端口中的指定地址范围时,交换机都会自动生成出口数据包的副本并将该副本发送到第二个指定的出口端口。

在冗余和故障转移应用程序中,CPU 通常会将数据包的副本发送到冗余端点或辅助系统,以确保在系统崩溃时可以使用数据的备份副本。借助双重投射(如图 2 所示),PCIe 交换机减轻了 CPU 管理冗余流量的负担,将 CPU 需要执行的写入次数减少了一半。

图 2

poYBAGKz2CCAMp6aAAE3NY-UUCQ420.png

调试和诊断链接

除了这些特定于应用的性能特性之外,最新的 PCIe Gen 2 交换机还提供了许多可以加速系统启动的集成调试和诊断特性。

PCIe 数据包生成器

内置的 PCIe 数据包发生器允许设计人员以全线速 (5.0 Gbps) 运行 PCIe 交换机的外部链路。这款可编程发生器使设计人员能够创建自己的流量模式,其强大功能足以使 x16 Gen 2 链路饱和。数据包生成器在系统调试和启动期间非常有用,允许设计人员针对可定制的高密度流量测试他们的系统。

性能监控

集成的实时性能监视器允许设计人员通过使用 PCIe 交换机的 GUI 设计工具查看每个端口上的入口和出口性能,因为流量通过交换机。性能监控是完全被动的,因此对整体系统性能没有影响。内部计数器为流量和数据包类型提供了广泛的粒度。此外,设计人员可以修改示例应用程序代码以允许进一步定制,例如流量过滤。此功能对于暴露性能瓶颈、识别未充分利用的链路以及优化系统性能非常有用。

SERDES 眼图捕捉

设计人员可以使用开关的 SERDES 眼图捕捉功能在物理层评估系统的信号完整性,如图 3 所示。再次使用开关的软件工具,设计人员可以查看开关上任何通道的接收器眼图。此功能对于发现严重的信号完整性错误很有用,设计人员可以通过修改 SERDES 设置并查看调整对接收器眼图的影响来识别这些错误。

图 3

pYYBAGKz2CeAVxGrAAFM96b6G-E125.png

错误注入

错误注入允许设计人员将格式错误的数据包和/或致命错误注入他们的系统,从而使他们能够评估系统检测此类错误并从中恢复的能力。

缩小差距

除了没有理解 PCIe Gen 2 除了额外带宽之外的好处之外,一些设计人员还没有意识到从 Gen 1 到 Gen 2 的过渡比看起来要简单得多。根据 PCI Express 基本规范修订版 2.0 的要求,PCIe Gen 2 向后兼容 Gen 1。因此,包括交换机在内的所有 PCIe Gen 2 设备都与所有 Gen 1 设备相连。如图 4 所示,第 2 代交换机可用作第 1 代到第 2 代的桥接器

图 4

poYBAGKz2DCAYhG4AAHG7jLv3bo831.png

例如,使用传统 PCIe Gen 1 芯片组的设计人员可以使用 Gen 2 交换机连接到 Gen 1 端点。使用 Gen 2 交换机不仅提供各种性能和调试功能,还允许 Gen 2 端点之间的点对点流量以 5 Gbps 的速度运行,使 Gen 1 交换机提供的点对点性能翻倍。

相反,使用 Gen 2 芯片组的设计人员可以利用 Gen 2 交换机扇出到 Gen 1 端点。通过使用 Gen 2 交换机,设计人员可以利用 Gen 2 交换机内置的上述性能和调试功能,同时随着设计的发展获得连接到 Gen 2 端点的灵活性。

PCIe Gen 2 现在和现在

随着 PCIe 市场的不断扩大,PCIe 交换机的创新也在不断扩大。当今的第 2 代交换机提供高性能、集成的特定应用性能增强功能以及内置调试和诊断功能。插入第 2 代交换机是设计人员将其传统的第 1 代系统升级为支持第 2 代的最简单方法,从而使他们的系统在这个快速发展的市场中面向未来。

是呢环保局:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    447

    文章

    47787

    浏览量

    409090
  • 交换机
    +关注

    关注

    19

    文章

    2437

    浏览量

    95651
  • PCIe
    +关注

    关注

    13

    文章

    1083

    浏览量

    80823
收藏 人收藏

    评论

    相关推荐

    一个节电的叮咚门铃电路

    这个电路不仅仅是一个简单的双音门铃。相反,它利用包络调制来产生真实的“叮咚”铃声。
    的头像 发表于 02-25 14:28 195次阅读
    一个节电的叮咚门铃电路

    硬件产品升级时的兼容性问题

    越来越多的硬件产品,硬件构成不仅仅是集成在一块板子上,而是多块控制板协同工作。
    的头像 发表于 01-12 11:08 204次阅读
    硬件产品升级时的兼容性问题

    Redis 不仅仅是内存数据库

    除了用作缓存与主数据库之外,Redis还能够提供大量其他的底层技术用于解决业务问题,包括实时分析驱动决策、高性能、关键数据的故障转移和高速的数字支付等。文章速览:基于实时分析和库存管理做出更明智的决策实现数据和视频的流畅播放提供关键数据的故障转移服务实时批准数字支付加速数据库搜索缓存、数据库或是其他Redis用作缓存与主数据库的价值,是全球开发者一致认可的。
    的头像 发表于 11-26 08:05 144次阅读
    Redis <b class='flag-5'>不仅仅是</b>内存数据库

    FPGA IP核开发流程概要

    开发和验证 FPGA IP 不仅仅是编写 HDL,而是需要更多的思考。让我们来看看如何做吧!
    发表于 10-17 09:57 602次阅读
    FPGA IP核开发流程概要

    “高精度”定位技术RTK,仅仅是差分GPS吗?

    高精度”定位技术RTK,仅仅是差分GPS吗? 高精度定位技术 关于高精度定位技术,RTK为业界熟知且被广泛应用,那么RTK到底是什么?仅仅是差分GPS吗? 其实并不尽然。 RTK RTK,载波相位差
    的头像 发表于 08-28 10:34 765次阅读

    安费诺PCIe Gen 5 Flip CEM连接器的优点和应用

    减少多达19.5%。安费诺Flip CEM系列连接器支持高达32GT/s(Gen5)的带宽,并可与旧版PCIe Gen4/3显卡进行配接。
    发表于 08-18 15:03 1056次阅读
    安费诺<b class='flag-5'>PCIe</b> <b class='flag-5'>Gen</b> 5 Flip CEM连接器的优点和应用

    半导体在汽车领域的重要性:不仅仅是驾驶,更是生活方式的变革

    半导体汽车电子
    北京中科同志科技股份有限公司
    发布于 :2023年08月01日 11:36:24

    MCU中的位越多越好吗?

    MCU中的位越多越好吗?这类似于问:内燃机(ICE)中的气缸越多越好吗?外设和其他功能很重要,而不仅仅是位(或bit)。对于MCU,总功耗、外围设备的可用性、延迟需求和其他因素都很重要,而不仅仅是位数。
    的头像 发表于 07-06 11:35 489次阅读
    MCU中的位越多越好吗?

    思尔芯首款支持PCIe Gen5原型验证EDA工具上市

    支持 PCIe Gen5 x 4 与 CXL(EP)的连接,以及 PCIe Gen5 x 8 与 CCIX(RC/EP)的连接。这使得它能够以高速率
    发表于 07-04 10:56 317次阅读

    AMD推出全球最大的基于FPGA的自适应SoC

    新款 VP1902 具有 16 个 PCIe Gen5 x4 硬核 IP 模块,而 VU19P 则具有 8 个 PCIe Gen4 x8。HPIO 到 XPIO 的升级应该会使芯片之间
    发表于 06-28 10:07 1468次阅读
    AMD推出全球最大的基于FPGA的自适应SoC

    探索真空回流焊设备的未来,不仅仅是硬科技

    回流焊
    北京中科同志科技股份有限公司
    发布于 :2023年06月21日 15:26:42

    固态电池产业化时间表:十年内商业化量产没有问题

    全固态电池技术已不仅仅是一场单纯的技术变革,解决里程焦虑和行车安全问题,更代表着能源存储的未来。
    发表于 06-15 09:31 1243次阅读
    固态电池产业化时间表:十年内商业化量产没有问题

    如何将2个变量发送到服务器?

    简而言之,我想将2个变量发送到服务器,异步 Web 服务器(托管在 Nodemcu 上),以便更新页面(并节省检查 DHT22 的单元的电池寿命)但是我 如何发送变量的实际值而不仅仅是名称
    发表于 06-02 07:42

    NEO.HEX()NEO.HEX()的作用是什么?

    我已经多次阅读文档条目并在示例中尝试了不同的值,但我仍然无法理解该指令应该做什么或在何处或为什么复制什么,甚至像素数据的格式是什么(它不仅仅是十六进制 RGB 组件)...所以有人可以解释 Neo.HEX 命令的作用以及如何使用它吗? 从哪里获得模块?
    发表于 05-10 07:27

    画好原理图的几个技巧

    很多时候原理图不仅仅是给自己看的,也会给其它人看,如果可读性差,会带来一系列沟通问题。
    发表于 04-27 17:27 1430次阅读
    画好原理图的几个技巧