2nm芯片问世,可容纳500亿颗晶体管
今年五月份，IBM成功推出了2nm的测试芯片，可容纳500亿颗晶体管，IBM成功将500亿个晶圆体容纳在了指甲大小的芯片上，这标志着 IBM 在半导体设计和工艺方面实现了重大突破，对产业链企业都将有不小的帮助。
据了解，2nm芯片研制工艺在未来的制造工程中极有可能会发挥关键性的作用，这项技术预计可使芯片的性能提升 45%，能耗降低 75%，极大的满足了半导体行业不断增长的需求。
IBM已经率先完成了2纳米技术的突破，2nm的实现可能性很大。2nm芯片还可以通过为处理器注入内核级创新来提升人工智能、云计算等前沿工作负载的功能，2nm技术上突破应该也还有很长的一段路要走。
值得关注的是，基于 2nm 的芯片即将在2025 年实现量产。
本文综合整理自半导体行业观察 数码密探 网易
审核编辑：彭静
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
462文章
53539浏览量
459160 -
IBM
+关注
关注
3文章
1853浏览量
76784 -
晶体管
+关注
关注
78文章
10257浏览量
146290 -
2nm
+关注
关注
1文章
215浏览量
5096
发布评论请先 登录
相关推荐
热点推荐
三星公布首批2纳米芯片性能数据
三星公布了即将推出的首代2nm芯片性能数据；据悉，2nm工艺采用的是全栅极环绕（GAA）晶体管技术，相比第二代3nm工艺，性能提升5%，功耗
台积电2纳米制程试产成功，AI、5G、汽车芯片，谁将率先受益？
与现行的3nm工艺相比，台积电在2nm制程上首次采用了GAA（Gate-All-Around，环绕栅极）晶体管架构。这种全新的结构能够让晶体管电流控制更加精确，减少漏电问题，大幅提升
多值电场型电压选择晶体管结构
多值电场型电压选择晶体管结构
为满足多进制逻辑运算的需要，设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路，实际上是对电压的一种选择，而传统二进制逻辑门电路通常比较复杂
发表于 09-15 15:31
全球首款2nm芯片被曝准备量产 三星Exynos 2600
据外媒韩国媒体 ETNews 在9 月 2 日发文报道称全球首款2nm芯片被曝准备量产；三星公司已确认 Exynos 2600 将成为全球首款采用 2nm 工艺的移动 SoC
晶体管架构的演变过程
芯片制程从微米级进入2纳米时代，晶体管架构经历了从 Planar FET 到 MBCFET的四次关键演变。这不仅仅是形状的变化，更是一次次对物理极限的挑战。从平面晶体管到MBCFET，
今日看点丨蔚来自研全球首颗车规5nm芯片！；沃尔沃中国区启动裁员计划
低延时，快速响应。”此外，李斌还表示，这款芯片对全行业开放，谁想用都可以找我们，还可以降本。 据悉，神玑NX9031芯片和底层软件均实现自主设计，拥有超过500亿
发表于 07-08 10:50
•1970次阅读
下一代高速芯片晶体管解制造问题解决了！
晶体管的密度，同时减少了芯片的横向面积。
相比传统的FinFET和纳米片晶体管，叉片晶体管能够显著减少nFET和pFET之间的间距，从而在相同的芯片
发表于 06-20 10:40
台积电2nm良率超 90%！苹果等巨头抢单
当行业还在热议3nm工艺量产进展时，台积电已经悄悄把2nm技术推到了关键门槛！据《经济日报》报道，台积电2nm芯片良品率已突破 90%，实现重大技术飞跃！
鳍式场效应晶体管的原理和优势
自半导体晶体管问世以来，集成电路技术便在摩尔定律的指引下迅猛发展。摩尔定律预言，单位面积上的晶体管数量每两年翻一番，而这一进步在过去几十年里得到了充分验证。
多值电场型电压选择晶体管结构
多值电场型电压选择晶体管结构
为满足多进制逻辑运算的需要，设计了一款多值电场型电压选择晶体管。控制二进制电路通断需要二进制逻辑门电路，实际上是对电压的一种选择，而传统二进制逻辑门电路通常比较复杂
发表于 04-15 10:24
晶体管电路设计（下）
晶体管，FET和IC，FET放大电路的工作原理，源极接地放大电路的设计，源极跟随器电路设计，FET低频功率放大器的设计与制作，栅极接地放大电路的设计，电流反馈型OP放大器的设计与制作，进晶体管
发表于 04-14 17:24
手机芯片进入2nm时代，首发不是苹果？
电子发烧友网综合报道，2nm工艺制程的手机处理器已有多家手机处理器厂商密切规划中，无论是台积电还是三星都在积极布局，或将有数款芯片成为2nm工艺制程的首发产品。 苹果A19 或A20 芯片
发表于 03-14 00:14
•2305次阅读
台积电分享 2nm 工艺深入细节：功耗降低 35% 或性能提升15%!
下），同时其晶体管密度是上一代3nm制程的1.15倍。这些显著优势主要得益于台积电的全栅极（Gate-All-Around, GAA）纳米片晶体管、N2 NanoFlex设计技术协同优
IBM与Rapidus在多阈值电压GAA晶体管技术的新突破
Rapidus 的 2nm 制程生产流程之中。 IBM 宣称，当制程推进到 2nm 阶段时，晶体管的结构会从长久以来所采用的 FinFET（鳍式场效应晶体管）转换为 GAAFET（全
台积电2nm芯片试产良率达60%以上，有望明年量产
近日，全球领先的半导体制造商台积电在新竹工厂成功试产2纳米(nm)芯片，并取得了令人瞩目的成果。试产结果显示，该批2nm芯片的良率已达到60
工商网监
评论