0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

流片为什么这么贵?如何降低流片成本?

要长高 来源:祺芯半导体 作者:祺芯半导体 2022-06-21 15:08 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

芯片行业对于流片都不陌生。所谓流片,就是像流水线一样通过一系列工艺步骤制造芯片,该环节处于芯片设计和芯片量产的中间阶段,是芯片制造的关键环节。简单来说就是将设计好的方案,交给芯片制造厂,先生产几片几十片样品,检测一下设计的芯片能不能用,然后进行优化。如果测试通过,就按照这样开始大规模生产了。所以为了测试集成电路设计是否成功,必须进行流片。这也是芯片设计企业一般都在前期需要投入很大成本的重要原因。一颗芯片从设计到量产,流片属于非常关键的环节。当芯片完全设计出来以后需要按照图纸在晶圆上进行蚀刻,采用什么样的制程工艺,多大尺寸的晶圆,芯片的复杂程度都会影响这颗芯片的流片成功率和成本,而且许多芯片都不是一次就能流片成功的,往往需要进行多次流片才能获得较为理想的效果。

流片为什么这么贵?

那芯片流片的价格为什么这么贵?这就要提到芯片的制造原理了。芯片制造要在很小的芯片里放上亿个晶体管,制造工艺已经到了纳米级,只能用光刻来完成。光刻就是用光刻出想要的图形,光刻需要用到掩膜版(又称光罩,Mask),掩膜版就是把设计好的电路图雕刻在上面,让光通过后,在晶圆上刻出图形。流片贵,一方面是因为刚开始有许多工艺需要验证,从一个电路图到一块芯片,检验每一个工艺步骤是否可行,检验电路是否具备所要的性能和功能。芯片流片过程至少持续三个月(包括原料准备、光刻、掺杂、电镀、封装测试),一般要经过1000多道工艺,生产周期较长,因此也是芯片制造中最重要最耗钱的环节。如果流片成功,就可以据此大规模地制造芯片;反之,就需要找出其中的原因,并进行相应的优化设计。其中,芯片流片贵,主要贵在掩膜版和晶圆,这两项价格不菲且都是消耗品,其中掩膜版最贵,一套中端工艺制程的掩膜版价格大约在50万美元左右,而一片晶圆的价额也在数千美元。

掩膜贵还是晶圆贵?

掩膜版是一种由石英为材料制成的,是微电子制造过程中的图形转移工具或母版,其功能类似于传统照相机的“底片”,根据客户所需要的图形,通过光刻制版工艺,将微米级和纳米级的精细图案刻制于掩膜版基板上,是承载图形设计和工艺技术等内容的载体。然后把这种从掩膜版的图形转换到晶圆上的过程,想象成印钞机的工作流程。把光刻机想象成印钞机,晶圆相当于印钞纸,掩膜就是印版,把钞票母版的图形印到纸张上的过程,就像光刻机把掩膜版上的芯片图形印到晶圆上一样。光刻需要用到掩膜版,掩膜版就是把设计好的电路图雕刻在上面,让光通过后,在晶圆上刻出图形。

poYBAGKxbjCAbGFtAAFdvp7iYDk985.png

光刻工作原理

掩膜版的质量会直接影响光刻的质量,掩膜版上的制造缺陷和误差也会伴随着光刻工艺被引入到芯片制造中。因此,掩膜版是下游产品精度和质量的决定因素之一。掩膜版的价格主要取决于芯片所选用的“工艺节点”,工艺节点越高、流片价格就越贵。这是因为越先进的工艺节点,所需要使用的掩膜版层数就越多。据了解,在14nm工艺制程上,大约需要60张掩膜版,7nm可能需要80张甚至上百张掩膜版。掩膜版层数多了,不仅仅是因为掩膜板的价格贵,还因为每多出一层 “掩膜板”,就要多进行一次“光刻”,就要再多涂抹一次 “光刻胶”,就要再多一次 “曝光”,然后再来一次 “显影” 。。。,整个流程下来耗费的成本就大大增加了。

如何降低流片成本?

1.对Foundry体系不了解,缺乏工艺选型的经验和Foundry打交道的经验;

2.主流Foundry准入门槛高,新兴玩家难以申请预期的工艺或支持,沟通成本高;

3.缺乏系统的供应链管理能力,尤其在量产产能爬坡阶段,对产能、交期、质量过于乐观;

4.产能紧缺情况下,缺乏备货机制,恐慌性下单或有了订单再下单导致产能跟不上市场需求。此外,交期的变化、产能的波动都会大大增加初创公司与晶圆代工厂的沟通成本,降低效率。

写在最后

一个芯片开发项目,需要经历从产品定义、设计、验证仿真一直到最终流片的漫长过程,对此,芯片设计企业、制造商以及相关的行业服务平台和机构应紧密合作,优势互补,携手解决困扰开发者的“流片难题”。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片制造
    +关注

    关注

    11

    文章

    713

    浏览量

    30331
  • 光刻机
    +关注

    关注

    31

    文章

    1196

    浏览量

    48738
  • 流片
    +关注

    关注

    0

    文章

    31

    浏览量

    10000
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    全链条补贴!厦门:芯片补60%、EDA补30%、IP补30%

    、支持产品推广应用和支持产业要素保障,涉及全链条各维度补助、奖励和支持。(一)支持核心技术研发1.补助。(1)研发补助。①对开展多项目晶圆(MPW)
    的头像 发表于 12-10 17:28 388次阅读
    全链条补贴!厦门:芯片<b class='flag-5'>流</b><b class='flag-5'>片</b>补60%、EDA补30%、IP补30%

    芯驰科技高端车规MCU E3620P成功并开启送样

    芯驰科技宣布,其专为新能源动力系统设计的高端车规MCU——E3620P已成功并顺利通过回验证。该产品已提前获得多个国内新能源头部主机厂及Tier 1定点锁定,并顺利开启客户送样。
    的头像 发表于 11-11 10:46 1636次阅读
    芯驰科技高端车规MCU E3620P成功<b class='flag-5'>流</b><b class='flag-5'>片</b>并开启送样

    新思科技LPDDR6 IP已在台积公司N2P工艺成功

    新思科技近期宣布,其LPDDR6 IP已在台积公司 N2P 工艺成功,并完成初步功能验证。这一成果不仅巩固并强化了新思科技在先进工艺节点 IP 领域的领先地位,同时也为客户提供可信赖的、经硅片验证的IP选择,可满足移动通讯、边缘 AI 及高性能计算等更高存储带宽需求的
    的头像 发表于 10-30 14:33 1766次阅读
    新思科技LPDDR6 IP已在台积公司N2P工艺成功<b class='flag-5'>流</b><b class='flag-5'>片</b>

    英伟达下一代Rubin芯片已

    为进入市场做准备,Rubin架构将会有6个芯片,这些芯片都已经。这一消息在半导体和人工智能领域引起了广泛关注,预示着英伟达在芯片技术上的又一次重大飞跃。 ​ Rubin芯片采用先进的台积电3nmEUV工艺制造,并且搭载HBM4高带宽内存,初期为8堆栈配置。这样的工艺和
    的头像 发表于 09-12 17:15 963次阅读

    今日看点丨优必选获得2.5亿大单;象帝先新一代“伏羲”架构芯片完成验证

    象帝先新一代“伏羲”架构芯片完成验证 9月3日,安孚科技在互动平台表示,象帝先研发的新一代“伏羲”架构芯片已完成验证,该芯片在图形渲染能力与并行计算性能方面表现优异。   据悉
    的头像 发表于 09-04 09:11 2147次阅读

    控芯片的封合工艺有哪些

    原理及操作流程:以PDMS基片微控芯片为例,先制备带有微通道的PDMS基片,将其与盖对准贴合,然后把对准贴合的二者置于160 - 200℃温度下保温一段时间。这种方法利用高温使材料发生一定的物理变化来实现封装。推荐设备:汶颢真空热压
    的头像 发表于 06-13 16:42 594次阅读

    芯片首次成功率仅14%?合科泰解析三大破局技术

    你知道吗?把设计好的芯片图纸变成实物,这个关键步骤叫“”。但最近行业曝出一个惊人数据:2025年,芯片第一次的成功率只有14%!相比两年前的24%,几乎“腰斩”。这背后,作为深
    的头像 发表于 06-03 17:50 714次阅读

    人工合成石墨与天然石墨的差别

    原料易得、工艺简单,成本较人工石墨低。天然石墨与人工合成石墨的价格为1:4~5,人工合成石墨制造比天然石墨复杂且制作成本昂贵。 2、场景适配指南 ※ 天然石墨适用场景动力电池电极、工业润滑剂、电弧炉
    发表于 05-23 11:22

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,可满足新一代汽车电子和高性能计算应用的严格要求。
    的头像 发表于 04-16 10:17 760次阅读
    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现<b class='flag-5'>流</b><b class='flag-5'>片</b>成功

    芯片失败都有哪些原因

    最近和某行业大佬聊天的时候聊到芯片失败这件事,我觉得这是一个蛮有意思的话题,遂在网上搜集了一些芯片失败的原因,放在这里和大家一起分享。1.Design的版本拿错,这个问题比较要
    的头像 发表于 03-28 10:03 1484次阅读
    芯片<b class='flag-5'>流</b><b class='flag-5'>片</b>失败都有哪些原因

    方案大全

    ,就是用一只恒二极管。实际上,恒二极管的应用是比较少的,除了因为恒二极管的恒特性并不是非常好之外,电流规格比较少,价格比较也是重要
    发表于 03-12 14:50

    方案大全

    二极管。实际上,恒二极管的应用是比较少的,除了因为恒二极管的恒特性并不是非常好之外,电流规格比较少,价格比较也是重要原因。最常用的简易恒流源如 图(1) 所示,用两只同型三极管
    发表于 03-10 15:57

    把3的16位总线全部并联了,3的16位总线直接黏在一起可以吗?

    我的板子上3ADS8556采用的是16bit并行数据总线与FPGA相连。我把3的16位总线全部并联了,电路图如下: 看不清请见pdf附件。 唯一问题就是3的16位总线直接黏在一起可以吗
    发表于 02-08 06:13

    芯片的基础知识

    宣布了一项重大突破:他们成功了全球首颗5纳米工艺的车规级智能驾驶芯片——“神玑NX9031”。这一成就不仅标志着蔚来在芯片设计领域的突破,也预示着即将到来的测试和验证阶段。一旦性能和质量达到设计要求,这款芯片将进入大规模量
    的头像 发表于 12-24 09:39 2827次阅读
    芯片<b class='flag-5'>流</b><b class='flag-5'>片</b>的基础知识

    PI发热制作流程(上)

    温,一次打样搞定终品,不再需要为一款产品频繁修改设计和打样,节省大量时间成本和经济成本。 ③首创行业发热布线设计智能计算器,只需要输入四个参数,即可通过大数据智能模型计算,一次性获得最优的布线参数及材料选择(包含电热
    的头像 发表于 12-16 11:22 1232次阅读
    PI发热<b class='flag-5'>片</b>制作流程(上)