0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

重新审视基于FPGA的原型设计

星星科技指导员 来源:嵌入式计算设计 作者:Frank Schirrmeister 2022-06-09 16:39 次阅读

物联网跨越多个应用领域,设计团队的要求可能因最终应用领域而异。虽然功率、性能和成本是电子元件硅设计中要满足的标准优先事项,但汽车和航空航天/国防等应用领域将安全性添加到设计优先事项列表中,而在其他领域,安全性是关键或现场可升级性需要被考虑。

验证、原型设计和软件开发是跨这些领域和设计要求的共同主题。为了允许嵌入式软件开发,经典的早期验证技术(如模拟)通常被认为太慢,而使用 QEMU 等虚拟平台的抽象有时被认为不够准确。

长期以来,基于 FPGA 的原型设计一直是硅前软件开发的首选平台。与它的老大哥硬件仿真相比,在 Cadence Palladium Z1 企业仿真平台等工具中,它的执行性能从 MHz 级扩展到 10 兆赫兹甚至 100 兆赫范围,而且成本更低,允许将其复制给软件团队的更多成员。

传统上,基于 FPGA 的原型的障碍一直是它的启动过程,有时需要几个月的时间才能提供给软件开发人员。原因是需要将 ASIC 设计从其实际的硅目标技术重新映射到 FPGA 提供的结构中,这需要重新映射部分设计。

首先,ASIC 中的存储器需要映射到 FPGA 中可用的资源中,或者映射到包含特定附加存储器(如 DDR)的子卡中。处理 ASIC 的时钟可能是一场噩梦,在 PCB 和 FPGA 上更复杂的设计中需要同步 10 多个时钟。跨多个 FPGA 对设计进行分区绝非易事,而且通常需要使用低压差分信号 (LVDS) 技术在同一引脚上多路复用多个信号。

poYBAGKhscqAW3-_AAKezgxUTWk474.png

[Palladium Z1 和 Protium S1 平台的 Cadence 多结构编译流程。]

传统上,较大的公司拥有原型设计团队,专门负责设计团队正在开发的 RTL 版本并将其映射到 FPGA 中。然而,随着设计复杂性的增加,执行上述所有任务变得越来越困难,而软件开发人员则不耐烦地在团队上空盘旋以访问它。

借助基于 Protium S1 FPGA 的原型设计平台,Cadence 重新审视了原型设计,并专注于将原型设计时间从数月缩短至数周甚至数天。它通过在 Palladium Z1 仿真和基于 Protium S1 FPGA 的原型设计之间实现一致性,以及重新使用一些仿真前端进行原型设计来做到这一点。

复杂的手动内存建模已使用仿真中已知的内存模型自动化;编译流程负责 FPGA 之间的分区和时钟同步。可以在仿真中验证要映射到 FPGA 架构的网表,从而节省宝贵的布局布线时间。一旦在基于 FPGA 的原型设计中以比仿真快约 5 倍的速度识别出缺陷,就可以将相同的设计推回仿真,以利用那里提供的更好的调试功能。

作为还包括形式验证、仿真和仿真的 Cadence 验证套件的一部分,基于 FPGA 的原型设计刚刚通过自动化进行了重新发明,并可供更广泛的物联网设计开发人员使用。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1593

    文章

    21211

    浏览量

    592197
  • pcb
    pcb
    +关注

    关注

    4194

    文章

    22383

    浏览量

    384007
  • 存储器
    +关注

    关注

    38

    文章

    7083

    浏览量

    161700
收藏 人收藏

    评论

    相关推荐

    验证中的FPGA原型验证 FPGA原型设计面临的挑战是什么?

    什么是FPGA原型?  FPGA原型设计是一种成熟的技术,用于通过将RTL移植到现场可编程门阵列(FPGA)来验证专门应用的集成电路(ASI
    发表于 07-19 16:27 1741次阅读

    怎么采用FPGA原型系统加速物联网设计?

    迫使设计团队不得不重新思考其发展策略。再加消费类物联网设备对产品上市时间的压力,很显然工程师需要适当的解 决方案来解决这些问题。让你在设计初期信心倍增基于FPGA原型系统是专门针对物联网设备
    发表于 08-07 09:41

    MATLAB和Simulink算法原型如何在FPGA上适配?

      在FPGA上建立算法原型可以增强工程师的信心,使他们相信自己的算法在实际环境中的表现能够与预期相符。除了高速运行测试向量和仿真方案,工程师还可以利用FPGA原型试验软件功能以及诸如
    发表于 09-04 09:26

    高频RFID芯片的FPGA原型验证平台设计及验证

    。基于FPGA原型验证方法凭借其速度快、易修改、真实性的特点,已经成为ASIC芯片设计中重要的验证方法。本文主要描述高频RFID芯片的FPGA原型验证平台的设计,并给出验证结果。1、
    发表于 05-29 08:03

    ASIC设计-FPGA原型验证

    ASIC设计-FPGA原型验证
    发表于 03-19 16:15

    FPGA上建立MATLAB和Simulink算法原型的四种最佳方法

    。由于HDL仿真不足以发现系统级错误,芯片设计人员正利用FPGA来加速算法创建和原型设计。利用FPGA处理大型测试数据集可以使工程师快速评估算法和架构并迅速做出权衡。工程师也可以在实际环境下测试设计,避免
    发表于 05-04 07:00

    提高FPGA原型可视性的方法

      用基于现场可编程门阵列(FPGA)的原型的验证团队面临的最大挑战之一在于当原型系统未能发挥期望的性能时了解原型系统的内部行为。分析和调试这些设计的一个关键因素是难以观察内部信号。 
    发表于 07-07 09:08

    FPGA原型验证的技术进阶之路

    FPGA原型验证已是当前原型验证的主流且成熟的芯片验证方法——它通过将RTL移植到现场可编程门阵列(FPGA)来验证ASIC的功能,并在芯片的基本功能验证通过后就可以开始驱动的开发,一
    发表于 08-21 05:00

    将 Virtualizer 虚拟原型和 HAPS 系列基于 FPGA原型无缝集成

    如今,设计人员使用两种相对独立的方法进行 SoC 原型验证:以事务级模型为基础的虚拟原型验证和基于 FPGA原型验证。 虚拟原型验证执行
    发表于 02-08 14:32 294次阅读

    使用FPGA平台的处理器ARMCortex原型设计的说明

    原型设计允许硬件验证和软件工作更早地开始,在第一个硅之前,有效地流水线设计过程。现代可重新编程的FPGA是灵活多样的计算和原型平台-易于重新
    发表于 06-25 08:00 2次下载
    使用<b class='flag-5'>FPGA</b>平台的处理器ARMCortex<b class='flag-5'>原型</b>设计的说明

    什么是FPGA原型验证?如何用FPGA对ASIC进行原型验证

    FPGA原型设计是一种成熟的技术,用于通过将RTL移植到现场可编程门阵列(FPGA)来验证专门应用的集成电路(ASIC),专用标准产品(ASSP)和片上系统(SoC)的功能和性能。
    发表于 04-10 09:23 957次阅读

    SoC设计的IO PAD怎么移植到FPGA原型验证

    FPGA原型验证系统要尽可能多的复用SoC相关的模块,这样才是复刻SoC原型的意义所在。
    发表于 05-23 16:50 387次阅读
    SoC设计的IO PAD怎么移植到<b class='flag-5'>FPGA</b><b class='flag-5'>原型</b>验证

    基于FPGA原型设计的SoC开发

    所有形式的原型都为验证硬件设计和验证软件提供了强大的方法,模型或多或少地模仿了目标环境。基于FPGA原型设计在项目的关键后期阶段尤其有益。用户有几个原型设计选项根据他们的主要需求,可
    发表于 10-11 12:39 299次阅读
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>原型</b>设计的SoC开发

    什么是FPGA原型验证?FPGA原型设计的好处是什么?

    FPGA原型设计是一种成熟的技术,用于通过将RTL移植到现场可编程门阵列(FPGA)来验证专门应用的集成电路(ASIC),专用标准产品(ASSP)和片上系统(SoC)的功能和性能。
    发表于 01-12 16:13 240次阅读

    fpga原型验证流程

    FPGA原型验证流程是确保FPGA(现场可编程门阵列)设计正确性和功能性的关键步骤。它涵盖了从设计实现到功能验证的整个过程,是FPGA开发流程中不可或缺的一环。
    的头像 发表于 03-15 15:05 149次阅读