0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado里关闭R5/A53/GPU

FPGA之家 来源:博客园 作者:付汉杰 2022-05-09 10:45 次阅读

1. Vivado里关闭R5/A53/GPU

有些应用中,需要降低Xilinx MPSoC的功耗。缺省设置中,R5/GPU都被使能。如果需要省电,可以在Vivado里关闭R5/GPU。步骤如下:

1.选中 MPSoC IP,在右键菜单中选择Block Properties.


2.在窗口Block Properties中,选择Properties.

79070848-cf2b-11ec-bce3-dac502259ad0.jpg

3. 在窗口中,展开 “Config”.

4. 在搜索框中输入 “Power”, 出现PSU_RPU_POWER_ON等选项。如果值是1,表示被使能;如果值是0,表示被关闭。如果要关闭,点击最左边的编辑图标,输入0。

编辑前Power选项

79356a12-cf2b-11ec-bce3-dac502259ad0.png

编辑后Power选项

795d2c50-cf2b-11ec-bce3-dac502259ad0.png

795d2c50-cf2b-11ec-bce3-dac502259ad0.png

在Vivado里编辑完成后,执行“Generate Output Products”, 在导出Hardware的HDF/XSA文件。

78ee46be-cf2b-11ec-bce3-dac502259ad0.png 2. JTAG检查R5/A53状态

SDK/Vitis里创建FSBL和Standalone程序,启动后,在XSCT命令后窗口下,检查R5/A53状态,可以看到设置为0的R5/A53的状态是No Power。
xsct% connect
tcfchan#2
xsct% target
1 PS TAP
2 PMU
3 PL
4 PSU
5 RPU (Reset)
6 Cortex-R5 #0 (No Power)
7 Cortex-R5 #1 (No Power)
8 APU
9 Cortex-A53 #0 (Running)
10 Cortex-A53 #1 (Power On Reset)
11 Cortex-A53 #2 (No Power)
12 Cortex-A53 #3 (No Power)

3. 代码

代码在psu_init.c里的函数psu_peripherals_powerdwn_data( )里。

/*

POWER DOWN REQUEST INTERRUPT ENABLE
/
/

Register : REQ_PWRDWN_INT_EN @ 0XFFD80218

Power-down Request Interrupt Enable for Dual_R5

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_RPU 1

Power-down Request Interrupt Enable for GPU PP0

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP0 1

Power-down Request Interrupt Enable for GPU PP1

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP1 1

Power-down Request Interrupt Enable for ACPU2

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU2 1

Power-down Request Interrupt Enable for ACPU3

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU3 1

Power-down Request Interrupt Enable Register. Writing a 1 to this locati

on will unmask the Interrupt.

(OFFSET, MASK, VALUE) (0XFFD80218, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_INT_EN_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */

/*

POWER DOWN TRIGGER
/
/

Register : REQ_PWRDWN_TRIG @ 0XFFD80220

Power-down Request Trigger for Dual_R5

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_RPU 1

Power-down Request Trigger for GPU PP0

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP0 1

Power-down Request Trigger for GPU PP1

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP1 1

Power-down Request Trigger for ACPU2

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU2 1

Power-down Request Trigger for ACPU3

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU3 1

Power-down Request Trigger Register. Writing a 1 to this location will t

rigger a power-down request to the PMU.

(OFFSET, MASK, VALUE) (0XFFD80220, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_TRIG_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • gpu
    gpu
    +关注

    关注

    27

    文章

    4414

    浏览量

    126642
  • Vivado
    +关注

    关注

    18

    文章

    789

    浏览量

    65092

原文标题:【干货分享】 在Vivado里关闭R5/GPU,降低Xilinx MPSoC的功耗

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    超高性价比 ARM Cortex -A53教学实验箱快来提走

    丨►A53超高性价比基于SamsungS5P6818,ARMCortex-A53八核处理器,主频1.4GHz,集成Mali-400MP4图形处理器,支持3D图形流畅运行,支持1080P大尺寸高清视频
    的头像 发表于 04-23 08:32 49次阅读
    超高性价比 ARM Cortex -<b class='flag-5'>A53</b>教学实验箱快来提走

    适用于ARM Cortex®—A53处理器和FPGA TPS65219 数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53处理器和FPGA TPS65219 数据表.pdf》资料免费下载
    发表于 04-01 16:23 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b>处理器和FPGA TPS65219 数据表

    适用于 ARM Cortex®—A53 处理器TPS65219-Q1数据表

    电子发烧友网站提供《适用于 ARM Cortex®—A53 处理器TPS65219-Q1数据表.pdf》资料免费下载
    发表于 03-27 13:46 0次下载
    适用于 ARM Cortex®—<b class='flag-5'>A53</b> 处理器TPS65219-Q1数据表

    适用于ARM Cortex®—A53处理器A53处理器和FPGA的集成电源管理IC TPS65220数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53处理器A53处理器和FPGA的集成电源管理IC TPS65220数据表.pdf》资料免费下载
    发表于 03-27 10:04 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b>处理器<b class='flag-5'>A53</b>处理器和FPGA的集成电源管理IC TPS65220数据表

    适用于ARM Cortex—A53处理器和FPGA TPS65219数据表

    电子发烧友网站提供《适用于ARM Cortex—A53处理器和FPGA TPS65219数据表.pdf》资料免费下载
    发表于 03-06 14:46 0次下载
    适用于ARM Cortex—<b class='flag-5'>A53</b>处理器和FPGA TPS65219数据表

    适用于ARM Cortex®—A53 处理器TPS65219-Q1数据表

    电子发烧友网站提供《适用于ARM Cortex®—A53 处理器TPS65219-Q1数据表.pdf》资料免费下载
    发表于 03-06 14:11 0次下载
    适用于ARM Cortex®—<b class='flag-5'>A53</b> 处理器TPS65219-Q1数据表

    AD9742 R4和R5的作用是什么?

    请教各位前辈,R4和R5的作用,以及添加DVDD的作用
    发表于 12-18 07:18

    专用R5F+双核A53,异构多核AM64x让工控“更实时”

    Cortex-R5F + Cortex-A53异构多核, 给工控带来何种意义? 创龙科技SOM-TL64x工业核心板搭载TI AM64x最新工业处理器,因其CortexR5F + 双核
    发表于 08-23 15:34

    Cortex-A53 SystemC循环模型用户指南

    本节介绍ARM Cortex®-A53系统C周期模型。 ARM系统C周期模型直接从RTL代码编译而来。 SystemC模型包装器以源代码形式提供,使您能够为任何符合SystemC IEEE 1666
    发表于 08-16 07:30

    全志h618和a53芯片对比

    帮助你了解这两种芯片的差异和相似点,为你做出更明智的决策提供帮助。 H618和A53芯片的基本介绍 全志H618是一个高端的处理器芯片,由全志科技研发。它包括两个Cortex-A53核心和一个Mali-G52 MP2 GPU。该
    的头像 发表于 08-15 17:44 1.5w次阅读

    M7核运行llce的can2eth程序,将can转成以太网桥,怎么在A53通过应用程序获得这些以太网桥?

    M7核运行llce的can2eth程序,将can转成以太网桥,怎么在A53通过应用程序获得这些以太网桥?
    发表于 06-09 09:08

    如何使LLCE_CAN在M7上工作以进行多重引导 (M7/A53)?

    为 0x34000000。 在 A53 上,删除llce_can.config 和 llce_logger.config (LinuxBSP_35)。 开机时输入uboot,M7可以正常运行
    发表于 06-08 09:03

    可以将MCUXpresso用于该设备中M7内核的软件开发,而不是A53内核,这是否正确?

    我正在考虑将 i.MX8M Plus 用于我们的项目。但我对这些设备的软件开发有点困惑。 您可以将 MCUXpresso 用于该设备中 M7 内核的软件开发,而不是 A53 内核,这是否正确?如果是
    发表于 05-29 07:41

    sample.elf与M7内核通信在A53 Linux下出现段错误是怎么回事?

    a53 linux端,加载内核模块并运行elf程序, root@s32g399ardb3:~/release0511/baremetal# lsmod Module Size Used
    发表于 05-24 09:31

    如何配置和启用S32G2为其A53内核提供的系统计数器?

    这是另一个应该是微不足道的问题,但可能会变成一个为期一周的任务,就像 S32G2 中的其他问题一样:如何[i]启用 A53 的系统计数器?这是一个关键的 64 位时钟,由 S32G2 分配给所有四个
    发表于 05-05 13:43