MIPI CSI-2 RX Subsystem IP介绍和PHY实现浅谈

MIPI CSI-2 RX Subsystem IP实现MIPI CSI-2 v2.0协议以及底层的MIPI D-PHY v2.0协议, 这个IP是用来抓取来自MIPI CSI-2摄像头的视频流, 把该视频流输出到AXI4-stream的接口, 进行下一步处理.
下面是MIPI CSI-2 RX Subsystem IP典型的应用示例：

该IP是由MIPI D-PHY和MIPI CSI-2 controller, 以及VFB(Video format bridge)组成, 其中VFB可选. 下面是该IP的简略系统框图:

该IP支持7-series, UltraScale+, Zynq-7000, MPSoC, RFSoC, Versal. 对于UltraScale+, MPSoC, RFSoC, 在HP IO bank, 有可以支持MIPI_DPHY_DCI的I/O, 该I/O standard可以在同一个I/O上在low-power mode(0-1.2V single ended)和high speed mode(0.1-0.3v)之前切换。

对于Versal, 在其XPIO bank, 也有支持MIPI_DPHY_DCI I/O standard的I/O, 因此符合MIPI协议的sensor可以直接与FPGA的这些IO连接。

需要注意的是, 因为, MIPI_DPHY_DCI 无论对于input还是output, Vcco的要求都是1.2v, 见FPGA的手册, 如果sensor需要的电压是1.8v, 那么这时候, 对于那些控制信号, 因为有电压差异, 所以需要level shift。

下面是一个例子, sensor需要的VDDIO是1.8v(见sensor的手册), FPGA与sensor连接的简略框图, 左边是FPGA I/O bank, 右边是Sensor.x

对于7 series和zynq-7000的支持, 因为FPGA没有支持MIPI协议的I/O, 因此, 需要用到XAPP894实现PHY, 当然, 如果用户直接用MIPI CSI-2 RX Subsystem该IP, 因为该IP支持 7 series, 不需要考虑PHY实现。
如果目标器件是Spartan, 该IP不支持. 那么用户需要用到XAPP894实现PHY, XAPP894提供的两种方式实现DPHY IO, Compatible Solution和Compliant Solution.

Compatible Solution:

Compliant Solution:

Compatible solution适用于不超过800Mbps的应用, 不管是哪种实现方式, 需要做board level SI simulation。

对于7series以及其他MIPI CSI-2 RX Subsystem支持的这些器件. 需要注意I/O pin以及bank的要求。

审核编辑：汤梓红