0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Xilinx FPGA平台GTX简易使用教程(四)

C29F_xilinx_inc 来源:赛灵思 作者:赛灵思 2022-03-01 17:33 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

干货来了,GTX核配置,搬砖全靠它~~

前言

作为一名初学者,也曾被GTX一堆信号搞得头晕脑胀,在学习了各位大佬的文章后,结合自己的理解和实践,整理这一系列快速上手的GTX使用教程。

为了快速上手,本文使用了“丐版”配置 = =||

一、GTX IP核配置界面

首先,在IP Catalog中输入“gt”,进入GTX的IP核配置界面。

①ibert :基础知识部分曾介绍过,是用于测试通道通信质量的辅助IP。

②GT,是它是它就是它~ GTP/GTX/GTH 都是它~

Xilinx FPGA平台GTX简易使用教程(四)

1.1第一页配置

①自定义名称

②GT类型:A7只能选GTP;K7是GTX;V7既有GTX也有GTH

③共享逻辑选项:一般选择放在example design中,这样设计更灵活。

Xilinx FPGA平台GTX简易使用教程(四)

1.2第二页配置

①协议:支持sata,aurora,hdmi等等;“丐版”配置,我们默认Start from scratch“白手起家”~

②发送端TX:Line Rate:根据需要选择,但是必须在器件支持的范围内;参考时钟:根据硬件板子决定;

③接收端RX:同发送端,但是可以配置成不一样,GTX是全双工的,甚至可以关闭发送 □TX off 或者关闭接收□RX off;

④选择CPLL还是QPLL,注意CPLL最高只支持6.xGbps,超过了就必须使用QPLL(软件会默认强制使用)

Xilinx FPGA平台GTX简易使用教程(四)

1.3第三页配置

①TX端:

外部数据位宽:就是我们逻辑并行数据的位宽,对于核来讲就是外部数据,我们这里选32。

编码方式:一般选择8B/10B编码

内部数据位宽:核内部的数据位宽,这个设置会影响TXUSRCLK和TXUSRCLK2的比率关系。我们这里选40。

②RX端: 一般与TX端保持一致,GTX是全双工,支持不一样的配置。

③系统时钟(DRP时钟):根据实际选择

Xilinx FPGA平台GTX简易使用教程(四)

其他:“丐版”通通不配置,但是我们还是介绍一下选项:

Xilinx FPGA平台GTX简易使用教程(四)

1.4第四页配置

①: 一般选用K28.5,对应过来就是0xBC。

②: 对齐方式,因为我们选择的数据位宽是32bit,所有这里选择4字节对齐。

其他的都不用选,毕竟“丐版”~

Xilinx FPGA平台GTX简易使用教程(四)

1.5第五页配置

PCIe,我们用不上,不选择,不使能。

1.6第六页配置

通道绑定,我们也不使用。不选择。

1.7第七页总结

①:是我们刚刚配置选择的信息:线速、参考时钟、编码方式,位宽等;

②:注意两个时钟TXUSRCLK 、 TXUSRCLK2,怎么来的呢?

TXUSRCLK = 78.125Mhz怎么计算来的呢?

TXUSRCLK 与 TXUSRCLK2有一定的比率关系,具体内容请看系列文章(2)GTX时钟篇

Xilinx FPGA平台GTX简易使用教程(四)

检查没有问题,就点击OK,生成GTX。

二、GTX 接口信号介绍

2.1 TX端口

Xilinx FPGA平台GTX简易使用教程(四)

TX端口属性:

Xilinx FPGA平台GTX简易使用教程(四)

2.2 RX端口

Xilinx FPGA平台GTX简易使用教程(四)

RX端口属性:

Xilinx FPGA平台GTX简易使用教程(四)

后记

是不是还是挺简单的,下一篇我们将用最简单的姿势将GTX用起来~

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1665

    文章

    22581

    浏览量

    641063
  • 测试
    +关注

    关注

    9

    文章

    6521

    浏览量

    131803
  • Xilinx
    +关注

    关注

    73

    文章

    2209

    浏览量

    132246
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Xilinx FPGA中的混合模式时钟管理器MMCME2_ADV详解

    FPGA 的浩瀚宇宙中,时钟系统不仅是驱动逻辑运转的“心脏”,更是决定系统稳定性与性能上限的“指挥棒”。对于 Xilinx 7 系列 FPGA 开发者而言,如果仅满足于使用 Clocking Wizard IP 核点点鼠标,
    的头像 发表于 04-10 11:20 374次阅读
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>中的混合模式时钟管理器MMCME2_ADV详解

    青翼基于KU115FPGA 高性能数据预处理载板-PCIe信号处理板-FPGA载板

    PCIE702A-2 是一款基于 PCIE 总线架构的 KU115 FPGA 高性能 数据预处理平台,该平台具有 1 个 FMC+(HPC)接口,1 路 PCIe x8 主机接口,该平台
    的头像 发表于 03-17 19:00 1201次阅读
    青翼基于KU115<b class='flag-5'>FPGA</b> 高性能数据预处理载板-PCIe信号处理板-<b class='flag-5'>FPGA</b>载板

    基于4片DSP6678+FPGA KU115 的VPX高速信号处理平台

    板卡基于标准6U VPX架构,板载一片Xilinx FPGA XCKU115-2FLVF1924I和片 TI 多核DSP TMS320C6678,每个DSP有配有2GB的储存空间,该板卡可以通过
    发表于 03-06 14:58

    基于XILINX Vivado平台GTX收发器的开发

    此选项根据你所用的FPGA型号确定GT类型,我所用的是7k325t系列,故GT类型为GTX
    的头像 发表于 03-03 14:46 5873次阅读
    基于<b class='flag-5'>XILINX</b> Vivado<b class='flag-5'>平台</b>的<b class='flag-5'>GTX</b>收发器的开发

    Xilinx FPGA中IDELAYCTRL参考时钟控制模块的使用

    IDELAYCTRL 是 Xilinx FPGA(特别是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校准输入延迟模块(IDELAYE2/IDELAYE3)的必须存在的参考时钟控制模块。
    的头像 发表于 02-26 14:41 6036次阅读

    使用Xilinx 7系列FPGA位乘法器设计

    (Shinshu University)研究团队的最新设计中,一个专为 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了仅 11 个 LUT + 2 个 CARRY4 块,关键路径延迟达到 2.75 ns。这是一次令人印象深刻的工艺优化实践。
    的头像 发表于 11-17 09:49 3762次阅读
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的<b class='flag-5'>四</b>位乘法器设计

    Xilinx FPGA串行通信协议介绍

    Xilinx FPGA因其高性能和低延迟,常用于串行通信接口设计。本文深入分析了Aurora、PCI Express和Serial RapidIO这三种在Xilinx系统设计中关键的串行通信协议。介绍了它们的特性、优势和应用场景
    的头像 发表于 11-14 15:02 2943次阅读
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信协议介绍

    请问如何将蜂鸟E203移植到Xilinx NEXYS A7 FPGA 开发板上?

    如何将蜂鸟E203移植到Xilinx NEXYS A7 FPGA 开发板上?有参考教程吗?小白求教 主要是引脚分配,我这边有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    发表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系统架构的 VU13P FPGA+ZYNQ SOC 超宽带信号处理平台

    VPX650 是一款基于 6U VPX 系统架构的 VU13P FPGA + XC7Z100 SOC 超宽带信号处理平台,该平台采用一片 Xilinx 的 Virtex Ultra
    的头像 发表于 10-16 10:48 937次阅读
    【VPX650 】青翼凌云科技基于 VPX 系统架构的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超宽带信号处理<b class='flag-5'>平台</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX双FMC接口通用信号处理平台

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX双FMC接口通用信号处理平台,该平台采用一片Xilinx的Kintex UltraScale系列
    的头像 发表于 09-01 13:42 1277次阅读
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX双FMC接口通用信号处理<b class='flag-5'>平台</b>

    一文详解xilinx 7系列FPGA配置技巧

    本文旨在通过讲解不同模式的原理图连接方式,进而配置用到引脚的含义(手册上相关引脚含义有、五页,通过本文理解基本上能够记住所有引脚含义以及使用场景),熟悉xilinx 7系列配置流程,以及设计原理图时需要注意的一些事项,比如flash与
    的头像 发表于 08-30 14:35 1.2w次阅读
    一文详解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的双 FMC 接口万兆光纤传输信号处理平台

    TES807 是一款基于千兆或者万兆以太网传输的双 FMC 接口信 号处理平台。该平台采用 XILINX 的 Kintex UltraSacle 系列 FPGA:XCKU115-2FL
    的头像 发表于 08-29 15:57 738次阅读
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的双 FMC 接口万兆光纤传输信号处理<b class='flag-5'>平台</b>

    上汽大众ID.3 GTX套件款重磅上市

    近日,上汽大众以“ONLY ID.”为主题,与100名ID.车主欢聚广州,“共创”第届ID.Festival。本届ID.Festival迎来备受期待的ID.3 GTX套件款上市,并同步发布ID.3 GTX套件款官改概念车,领航
    的头像 发表于 06-17 15:03 1139次阅读

    基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享

    本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
    的头像 发表于 06-03 14:22 1226次阅读
    基于AD9613与<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平台</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理图

    电子发烧友网站提供《XILINX XCZU67DR FPGA完整原理图.pdf》资料免费下载
    发表于 05-30 15:29 27次下载