时序设计基本概念之fanout
今天要介绍的时序分析概念是fanout。中文名是扇出。指的是指定pin或者port的输出端口数。
合理的选择fanout的数目对设计来说是非常重要的，fanout过大与过小都会对设计带来不利因素。
过大的fanout会使得驱动单元的负载过大，造成较大的延迟；过小的fanout会使得资源过于浪费，会使得path做得过长。
我们采用all_fanout来trace整个网表的扇出。但是需要注意的是all_fanout主要是时序路径上的连接，不一定完全是物理连接在一起。比如下图：
《CMD》all_fanout -from cppr_sub_2/enable1 -pin_level 3cppr_sub_2/enable1cppr_sub_2/MUX_L2/S0 cppr_sub_2/MUX_L2/Y cppr_sub_2/CLKBUF_L3_I1/Acppr_sub_2/CLKBUF_L3_I2/A
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
驱动
+关注
关注
11文章
1717浏览量
84345 -
输出端口
+关注
关注
0文章
19浏览量
10117 -
时序
+关注
关注
5文章
357浏览量
36957
原文标题：时序设计基本概念介绍
文章出处：【微信号：IC_Physical_Design，微信公众号：数字后端IC芯片设计】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
时序分析基本概念解析
正如“聚合”的意思（字典）“两个或多个事物聚集在一起的发生”。所以我们可以假设它也与 2 个时钟路径聚集在一起有关。 （了解时钟路径请参考另一篇博客-静态时序分析基础：第1部分“时序路径”）
时序分析基本概念介绍—花一样的“模式”
今天要介绍的时序基本概念是Mode（模式）. 这是Multiple Scenario环境下Sign off的一个重要概念。芯片的设计模式包括最基本的功能function模式，以及各种各样相关的测试模式。
时序分析基本概念介绍<ILM>
今天我们要介绍的时序分析基本概念是ILM， 全称Interface Logic Model。是一种block的结构模型。
时序分析基本概念介绍<wire load model>
今天我们要介绍的时序分析基本概念是wire load model. 中文名称是线负载模型。是综合阶段用于估算互连线电阻电容的模型。
时序分析基本概念介绍—Timing Arc
今天我们要介绍的时序基本概念是Timing arc，中文名时序弧。这是timing计算最基本的组成元素，在昨天的lib库介绍中，大部分时序信息都以Timing arc呈现。
介绍时序分析基本概念MMMC
今天我们要介绍的时序分析基本概念是MMMC分析(MCMM)。全称是multi-mode, multi-corner, 多模式多端角分析模式。这是在先进工艺下必须要使用的一种时序分析模式。
时序分析基本概念介绍<Latency>
今天要介绍的时序分析基本概念是Latency, 时钟传播延迟。主要指从Clock源到时序组件Clock输入端的延迟时间。
时序分析基本概念—SDC概述
今天我们要介绍的时序概念是设计约束文件 **SDC** . 全称 ***Synopsys design constraints*** . SDC是一个设计中至关重要的一个文件。
静态时序分析的基本概念和方法
向量和动态仿真 。本文将介绍静态时序分析的基本概念和方法，包括时序约束，时序路径，时序裕量，setup检查和hold检查等。
工商网监
评论