0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技与台积公司联手提升系统集成至数千亿个晶体管

新思科技 来源:新思科技 作者:新思科技 2021-11-05 15:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

双方拓展战略合作,提供全面的3D系统集成功能,支持在单一封装中集成数千亿个晶体管

新思科技3DIC Compiler是统一的多裸晶芯片设计实现平台,无缝集成了基于台积公司3DFabric技术的设计方法, 为客户提供完整的“初步规划到签核”的设计平台

此次合作将台积公司的技术进展与3DIC Compiler的融合架构、先进设计内分析架构和签核工具相结合,满足了开发者对性能、功耗和晶体管数量密度的要求

新思科技(Synopsys)近日宣布扩大与台积公司的战略技术合作,提供更高水平的系统集成,以满足高性能计算(HPC)应用对更佳PPA(功耗、性能和面积)的需求。双方客户可通过新思科技的3DIC Compiler平台,高效访问基于台积公司的3DFabric设计方法,从而显著推进大容量3D系统的设计。

这些设计方法可在台积公司的集成片上系统(SoIC)技术中提供3D芯片堆叠支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技术中提供2.5/3D先进封装支持。这些先进的方法融合了3DIC Compiler平台的高度集成多裸晶芯片设计,可支持解决从“初步规划到签核” 的全面挑战,推动新一代超级融合3D系统的实现。

“台积公司与我们的开放创新平台(OIP)生态系统合作伙伴密切合作,共同推动高性能计算领域的下一代创新。这次合作是将新思科技的3DIC Compiler平台与台积公司的芯片堆叠以及先进封装技术相结合,致力于帮助我们的客户成功设计高性能计算应用芯片,满足他们对芯片功耗和性能的高要求。”

——Suk Lee

台积公司设计基础设施

管理事业部副总裁

3DIC Compiler平台是一套完整的端到端解决方案,用于高效的2.5/3D多裸晶芯片设计和全系统集成。基于新思科技Fusion Design Platform通用的统一数据模型, 3DIC Compiler平台整合了具有革命性意义的多裸晶芯片设计能力,并利用新思科技世界一流的设计实现和签核技术,在统一集成的3DIC设计操作界面提供完整的从“初步规划到签核”平台。这种超融合解决方案包括2D和3D可视化、跨层探索和规划、设计实现、可测性设计和全系统验证的设计及签核分析。

“为满足以AI中心的工作负载和专用计算优化日益增长的需求,领导力和广泛的协作创新能力缺一不可。我们与台积公司就其最新的3DFabric技术展开的开创性工作,使我们能够探索并实现前所未有的3D系统集成水平。通过3DIC Compiler平台和台积公司高度可访问的集成技术,性能、功耗和晶体管数量密度等都将实现飞跃,并将重塑众多现有和新兴的应用及市场。”

——Shankar Krishnamoorthy

新思科技数字设计事业部总经理

3DIC Compiler平台不仅效率高,还能扩展容量和性能,为各种异构工艺和堆叠裸片提供无缝支持。通过采用新思科技的集成签核解决方案,包括PrimeTime时序签核解决方案、StarRC寄生参数提取签核、Tweaker ECO收敛解决方案和IC Validator物理验证解决方案,结合Ansys RedHawk-SC Electrothermal系列多物理场分析解决方案,以及新思科技的TestMax DFT解决方案,3DIC Compiler平台可提供前所未有的先进联合分析技术,帮助实现稳定的高性能设计的更快收敛。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53531

    浏览量

    458921
  • 晶片
    +关注

    关注

    1

    文章

    410

    浏览量

    32718
  • 新思科技
    +关注

    关注

    5

    文章

    923

    浏览量

    52635

原文标题:3DIC Compiler X 3DFabric,新思科技与台积公司联手提升系统集成至数千亿个晶体管

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    MUN5136数字晶体管技术解析与应用指南

    onsemi MUN5136数字晶体管旨在取代单个器件及其外部电阻偏置网络。这些数字晶体管包含一晶体管和一单片偏置网络,单片偏置网络由两
    的头像 发表于 11-24 16:27 454次阅读
    MUN5136数字<b class='flag-5'>晶体管</b>技术解析与应用指南

    思科技旗下Ansys仿真和分析解决方案产品组合已通过公司认证

    思科技近日宣布,其旗下的Ansys仿真和分析解决方案产品组合已通过公司认证,支持对面向
    的头像 发表于 10-21 10:11 339次阅读

    多值电场型电压选择晶体管结构

    内建电场来控制晶体管对电压的选择性通断,如图: 该晶体管由两PN结组成,第一晶体管PN结在外加电场下正向偏置,减小了内建电场,当通入的
    发表于 09-15 15:31

    下一代高速芯片晶体管解制造问题解决了!

    ,10埃)开始一直使用到A7代。 从这些外壁叉片晶体管的量产中获得的知识可能有助于下一代互补场效应晶体管(CFET)的生产。 目前,领先的芯片制造商——英特尔、电和三星——正在利用
    发表于 06-20 10:40

    2SC5200音频配对功率PNP型晶体管

    深圳市三佛科技有限公司供应2SC5200音频配对功率PNP型晶体管,原装现货 2SC5200是一款PNP型晶体管,2SA1943的补充型。 击穿电压:250V (集射极电压 Vceo
    发表于 06-05 10:24

    思科技携手公司开启埃米级设计时代

    思科技近日宣布持续深化与公司的合作,为公司
    的头像 发表于 05-27 17:00 965次阅读

    低功耗热发射极晶体管的工作原理与制备方法

    集成电路是现代信息技术的基石,而晶体管则是集成电路的基本单元。沿着摩尔定律发展,现代集成电路的集成度不断
    的头像 发表于 05-22 16:06 1020次阅读
    低功耗热发射极<b class='flag-5'>晶体管</b>的工作原理与制备方法

    英飞凌推出CoolGaN G5中压晶体管

    英飞凌推出CoolGaN G5中压晶体管,它是全球首款集成肖特基二极的工业用氮化镓(GaN)功率晶体管。该产品系列通过减少不必要的死区损耗提高功率
    的头像 发表于 05-21 10:00 724次阅读

    无结场效应晶体管详解

    当代所有的集成电路芯片都是由PN结或肖特基势垒结所构成:双极结型晶体管(BJT)包含两背靠背的PN 结,MOSFET也是如此。结型场效应晶体管(JFET) 垂直于沟道方向有一
    的头像 发表于 05-16 17:32 971次阅读
    无结场效应<b class='flag-5'>晶体管</b>详解

    多值电场型电压选择晶体管结构

    内建电场来控制晶体管对电压的选择性通断,如图: 该晶体管由两PN结组成,第一晶体管PN结在外加电场下正向偏置,减小了内建电场,当通入的电
    发表于 04-15 10:24

    晶体管电路设计(下)

    晶体管,FET和IC,FET放大电路的工作原理,源极接地放大电路的设计,源极跟随器电路设计,FET低频功率放大器的设计与制作,栅极接地放大电路的设计,电流反馈型OP放大器的设计与制作,进晶体管
    发表于 04-14 17:24

    英特尔18A与电N2工艺各有千秋

    的231MTr/mm²。这一数据表明,在追求晶体管集成度方面,电N2工艺具备显著优势。 然而,TechInsights同时指出,
    的头像 发表于 02-17 13:52 987次阅读

    电2纳米制程技术细节公布:性能功耗双提升

    显著提升提升幅度高达15%。同时,在功耗控制方面,N2制程也展现出了卓越的能力,功耗降低了30%,能效得到了大幅提升。 N2制程技术的卓越表现得益于多项创新技术的应用。其中,环绕式栅极(GAA)纳米片
    的头像 发表于 12-19 10:28 1175次阅读

    电2nm制成细节公布:性能提升15%,功耗降低35%

    的显著进步。 电在会上重点介绍了其2纳米“纳米片(nanosheets)”技术。据介绍,相较于前代制程,N2制程在性能上提升了15%,功耗降低了高达30%,能效显著提升。此外,得益
    的头像 发表于 12-18 16:15 1194次阅读

    电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    下),同时其晶体管密度是上一代3nm制程的1.15倍。这些显著优势主要得益于电的全栅极(Gate-All-Around, GAA)纳米片晶体管、N2 NanoFlex设计技术协同优
    的头像 发表于 12-16 09:57 1836次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b>电分享 2nm 工艺深入细节:功耗降低 35% 或性能<b class='flag-5'>提升</b>15%!