剖析verilog2005的骚操作之对数函数
小技巧分享:
verilog下取对数其实可用$clog2这个系统函数，和自己找代码里面写入function是同样的效果，但是方便的多。这是verilog 2005就开始支持的标准，所以vivado也是支持的，我试了2017.4及以后的版本都可以支持，放心用。
***友情提示：所有支持verilog2005标准的编译器都可以用这个函数，所以使用之前确定编译器是否支持这个标准，还有考虑好后期可移植性的影响
这个是可编译的函数大家可以把她当做宏定义函数一样看待。这操作好玩吗？好玩就赶紧升级编译器吧，新标准总是有很多的改进，如果想了解一些更有意思的东西欢迎关注我，我是最骚的FPGAer。
这里附上常用的自定义log2函数，供大家白嫖。图片不清晰尽请担待。
编辑：jq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1655文章
22283浏览量
630242 -
函数
+关注
关注
3文章
4406浏览量
66837 -
代码
+关注
关注
30文章
4941浏览量
73146 -
编译
+关注
关注
0文章
688浏览量
34944
原文标题：verilog2005的骚操作之对数函数
文章出处：【微信号：HaveFunFPGA，微信公众号：玩儿转FPGA】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
高效能之选：NCP3296 40A 可堆叠同步降压调节器深度剖析
之选。本文将深入剖析 NCP3296 的各项特性、工作原理以及应用要点，为电子工程师们在设计过程中提供全面的参考。
宽动态还是超宽带？一文解决对数与同轴检波器的选型难题
，适合宽带测量和基础功率检测。
盛铂科技SLD系列对数检波器（0.8-20GHz）以宽动态和快速脉冲响应见长；SMA系列同轴检波器则以宽频带和高性能提供性价比之选
使用NucleiStudio生成tb仿真需要的.verilog文件
打开仿真顶层文件tb_top.v，存放在ITCM模块里面的指令是通过readmemh函数读入.verilog文件实现的：
下面通过对NucleiStudio IDE进行设置，实现将c
发表于 11-05 07:07
查找表与多项式近似算法实现初等函数
逼近的定义区间长度及选取系数的方式决定。
每个子间隔的系数存储在查找表中。用Xm来选择系数，所以方程变成：
使用查找表与多项式近似结合算法实现对数函数，如下图所示为指数函数的流水线结构：
下图为仿真结果：
发表于 10-28 08:10
verilog模块的调用、任务和函数
在做模块划分时，通常会出现这种情形，某个大的模块中包含了一个或多个功能子模块，verilog是通过模块调用或称为模块实例化的方式来实现这些子模块与高层模块的连接的.
FPGA Verilog HDL语法之编译预处理
Verilog HDL语言和C语言一样也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的一个组成部分。Verilog HDL语言允许在程序中使用几种特殊的命令(它们不是一般
Verilog中signed和$signed()的用法
吗？其实不是的，因为有符号数和无符号数据的加法强结果和乘法器结构是一样的，signed的真正作用是决定如何对操作数扩位的问题。 2、verilog中的加法和乘法操作前，会先对操作数据扩
TSC2005EVM和TSC2005EVM-PDK用户指南
电子发烧友网站提供《TSC2005EVM和TSC2005EVM-PDK用户指南.pdf》资料免费下载
发表于 12-19 15:45
•0次下载
Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧
Verilog与ASIC设计的关系 Verilog作为一种硬件描述语言（HDL），在ASIC设计中扮演着至关重要的角色。ASIC（Application Specific Integrated
Verilog 测试平台设计方法 Verilog FPGA开发指南
Verilog测试平台设计方法是Verilog FPGA开发中的重要环节，它用于验证Verilog设计的正确性和性能。以下是一个详细的Verilog测试平台设计方法及
Verilog与VHDL的比较 Verilog HDL编程技巧
Verilog 与 VHDL 比较 1. 语法和风格 Verilog ：Verilog 的语法更接近于 C 语言，对于有 C 语言背景的工程师来说，学习曲线较平缓。它支持结构化编程，代码更直观，易于
工商网监
评论