自去年起,台积电和三星等晶圆代工厂纷纷推出了5nm的工艺,如今更是在钻研5nm以下的先进制程。但制程的提升不单单只靠EUV光刻机就能轻易实现的,短沟道效应使得传统的FinFET技术已经满足不了更高的半导体工艺。
目前的工艺水平在深度学习、图形分析等基础AI应用上已经可以满足要求,但在神经形态芯片和量子计算上,仍需要更先进的制程来提供支持。面对这些挑战,三星、台积电和英特尔纷纷选择了GAA技术来突破这一壁障。
GAA何时面世?
晶体管结构的演进 / 三星
三星在2019年就公布了其GAA 技术MBCFET,并发布了初版PDK。GAA结构进一步提到了栅极与沟道之间的接触面积,并支持垂直堆叠的方式来获得更强的载流能力,而非像FinFET一样横向堆叠鳍片。三星也同时宣布,将在3nm工艺节点引入GAA技术。根据三星给出的PPA数据,先进节点的MBCFET与7nm的FinFET相比,功耗减少50%,性能提升30%,面积减小了50%。
堆叠四层纳米带的RibbonFET / 英特尔
IBM全球首发的2nm芯片上,也用到了纳米片GAA技术。今年6月底,三星宣布与新思合作的3nm GAA试产芯片已经成功流片。根据目前的消息来看,预计三星会在2022年推出早期GAA技术的制程3GAE,在2023年推出基于MBCFET的3GAP。英特尔也在近期的Intel Accelerated发布会中宣布,将在其20A工艺节点中引入其GAA技术RibbonFET,预计2024年上半年推出。而台积电则在今年的技术论坛上宣布,FinFET技术只会用到3nm,2nm将用纳米片晶体管来取代现有结构。
然而令许多人不解的是,GAA中通道的命名有纳米线、纳米片和纳米带,这些究竟是营销术语不同,还是另有玄机呢?
纳米线、纳米带与纳米片
其实这些并不是花哨的营销术语,而是对通道物理特质不同的描述。纳米线的宽度和通道厚度基本相近,而纳米片则选择了更大的宽度,纳米带则是一个折中的方案,也可以看做是宽度更小的纳米片。那么不同的通道对其性能又有何影响呢?由于2D结构约束所带来优秀的短沟道特性,纳米线在低功率应用上的表现更好。而纳米片因为更大有效宽度实现了更大的接触面积,载流性能要更为优异,适合一些高性能的应用,
纳米线与纳米片的截面对比 / 三星
虽然通道有所差异,但三星等厂商都不约而同的采用了堆叠通道的方式来继续增加GAA结构的载流性能。不过FinFET中的鳍并不能无限叠加,GAA中的通道也是如此。这种载流能力的提升速度会随着源极/漏极外延处的寄生电阻而减慢,不仅如此,栅极电容也会随着通道数的增加而增大,因此为了保证最小的RC延迟,GAA一般会选择3或4的通道数。
2nm及之后的晶体管结构
分叉片结构 / IMEC
至于2nm及之后的晶体管结构,比利时微电子研究中心(IMEC)提出了一种新的替代结构,名为分叉片(Forksheet)。该结构中,这些纳米片由分叉式的栅极结构来控制,这种结构在栅极图案化之前,为pMOS和nMOS之间引入了一个绝缘强,将p栅极沟道和n栅极沟道隔绝开来,提供了比FinFET和纳米片都要窄的np间距。由此,分叉片可以提供更好的面积和性能扩展能力,并将单元高度从5T减小至4.3T,也实现了更低的寄生电容。
FinFET、纳米片、CFET单元高度对比 / IMEC
为了挺进1nm这一制程,单元高度的要求也减小至了3T,但由于布通率的限制,即便是分叉片也无法满足这一条件。因此,IMEC又推出了名为CFET的技术,一种互补的FET。CFET的概念就是将nFET叠在pFET上,从而提供了更多内部单元布线的自由,并减小了单元面积。在IMEC的初步评估中,运用CFET技术的4T FinFET在功耗和性能的表现上,可以打平甚至超过5T的标准FinFET,而且占用面积还要小25%。至于运用了CFET的纳米片晶体管,不仅逻辑单元高度可以做到3T,还能提供额外的性能提升。
结语
就像平面晶体管自然演进至FinFET一样,FinFET也将让位给GAAFET。CMOS器件在结构上演化的过程,也是半导体不断挑战摩尔定律的过程。除此之外,其实也有不少公司正在探索CMOS之外的晶体管方案,试图消除CMOS本身的一些缺点,比如英国公司Search For The Next推出的Bizen。但从现在追求PPA的潮流来看,这些方案还远远不能成为市场主流。2022年之后的半导体市场,高NA的EUV光刻机和GAAFET必将成为5nm制程以下的关键因素。
目前的工艺水平在深度学习、图形分析等基础AI应用上已经可以满足要求,但在神经形态芯片和量子计算上,仍需要更先进的制程来提供支持。面对这些挑战,三星、台积电和英特尔纷纷选择了GAA技术来突破这一壁障。
GAA何时面世?
晶体管结构的演进 / 三星
三星在2019年就公布了其GAA 技术MBCFET,并发布了初版PDK。GAA结构进一步提到了栅极与沟道之间的接触面积,并支持垂直堆叠的方式来获得更强的载流能力,而非像FinFET一样横向堆叠鳍片。三星也同时宣布,将在3nm工艺节点引入GAA技术。根据三星给出的PPA数据,先进节点的MBCFET与7nm的FinFET相比,功耗减少50%,性能提升30%,面积减小了50%。
堆叠四层纳米带的RibbonFET / 英特尔
IBM全球首发的2nm芯片上,也用到了纳米片GAA技术。今年6月底,三星宣布与新思合作的3nm GAA试产芯片已经成功流片。根据目前的消息来看,预计三星会在2022年推出早期GAA技术的制程3GAE,在2023年推出基于MBCFET的3GAP。英特尔也在近期的Intel Accelerated发布会中宣布,将在其20A工艺节点中引入其GAA技术RibbonFET,预计2024年上半年推出。而台积电则在今年的技术论坛上宣布,FinFET技术只会用到3nm,2nm将用纳米片晶体管来取代现有结构。
然而令许多人不解的是,GAA中通道的命名有纳米线、纳米片和纳米带,这些究竟是营销术语不同,还是另有玄机呢?
纳米线、纳米带与纳米片
其实这些并不是花哨的营销术语,而是对通道物理特质不同的描述。纳米线的宽度和通道厚度基本相近,而纳米片则选择了更大的宽度,纳米带则是一个折中的方案,也可以看做是宽度更小的纳米片。那么不同的通道对其性能又有何影响呢?由于2D结构约束所带来优秀的短沟道特性,纳米线在低功率应用上的表现更好。而纳米片因为更大有效宽度实现了更大的接触面积,载流性能要更为优异,适合一些高性能的应用,
纳米线与纳米片的截面对比 / 三星
虽然通道有所差异,但三星等厂商都不约而同的采用了堆叠通道的方式来继续增加GAA结构的载流性能。不过FinFET中的鳍并不能无限叠加,GAA中的通道也是如此。这种载流能力的提升速度会随着源极/漏极外延处的寄生电阻而减慢,不仅如此,栅极电容也会随着通道数的增加而增大,因此为了保证最小的RC延迟,GAA一般会选择3或4的通道数。
2nm及之后的晶体管结构
分叉片结构 / IMEC
至于2nm及之后的晶体管结构,比利时微电子研究中心(IMEC)提出了一种新的替代结构,名为分叉片(Forksheet)。该结构中,这些纳米片由分叉式的栅极结构来控制,这种结构在栅极图案化之前,为pMOS和nMOS之间引入了一个绝缘强,将p栅极沟道和n栅极沟道隔绝开来,提供了比FinFET和纳米片都要窄的np间距。由此,分叉片可以提供更好的面积和性能扩展能力,并将单元高度从5T减小至4.3T,也实现了更低的寄生电容。
FinFET、纳米片、CFET单元高度对比 / IMEC
为了挺进1nm这一制程,单元高度的要求也减小至了3T,但由于布通率的限制,即便是分叉片也无法满足这一条件。因此,IMEC又推出了名为CFET的技术,一种互补的FET。CFET的概念就是将nFET叠在pFET上,从而提供了更多内部单元布线的自由,并减小了单元面积。在IMEC的初步评估中,运用CFET技术的4T FinFET在功耗和性能的表现上,可以打平甚至超过5T的标准FinFET,而且占用面积还要小25%。至于运用了CFET的纳米片晶体管,不仅逻辑单元高度可以做到3T,还能提供额外的性能提升。
结语
就像平面晶体管自然演进至FinFET一样,FinFET也将让位给GAAFET。CMOS器件在结构上演化的过程,也是半导体不断挑战摩尔定律的过程。除此之外,其实也有不少公司正在探索CMOS之外的晶体管方案,试图消除CMOS本身的一些缺点,比如英国公司Search For The Next推出的Bizen。但从现在追求PPA的潮流来看,这些方案还远远不能成为市场主流。2022年之后的半导体市场,高NA的EUV光刻机和GAAFET必将成为5nm制程以下的关键因素。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
三星电子
+关注
关注
34文章
15600浏览量
180095 -
台积电
+关注
关注
43文章
5257浏览量
164767 -
intel
+关注
关注
19文章
3451浏览量
184764 -
晶体管
+关注
关注
76文章
9027浏览量
135056 -
FinFET
+关注
关注
10文章
247浏览量
89681
发布评论请先 登录
相关推荐
台积电冲刺2nm量产,2nm先进制程决战2025
人员接手试产及量产作业的种子团队,推动新竹宝山和高雄厂于 2024年同步南北试产、2025年量产。 从1971的10000nm制程到5nm,从5nm向3nm、2
台积电扩增3nm产能,部分5nm产能转向该节点
目前,苹果、高通、联发科等世界知名厂商已与台积电能达成紧密合作,预示台积电将继续增加 5nm产能至该节点以满足客户需求,这标志着其在3nm制程领域已经超越竞争对手三星及英特尔。
Dolphin Design发布首款12纳米FinFET音频测试芯片
且值此具有历史意义的时刻,位于法国格勒诺布尔的行业领军企业Dolphin Design,已于近期成功流片首款内置先进音频IP的12 nm FinFET测试芯片,这无疑是公司发展路上一座新的里程碑。
22nm技术节点的FinFET制造工艺流程
引入不同的气态化学物质进行的,这些化学物质通过与基材反应来改变表面。IC最小特征的形成被称为前端制造工艺(FEOL),本文将集中简要介绍这部分,将按照如下图所示的 22 nm 技术节点制造 F
全球首颗3nm电脑来了!苹果Mac电脑正式进入3nm时代
前两代M1和M2系列芯片均采用5nm制程工艺,而M3系列芯片的发布,标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV(极紫外
发表于 11-07 12:39
•324次阅读
好消息!华大九天部分数字工具支持5nm
发布新产品主要有三个前提:第一、新产品已经完成产品开发;第二、已经完成客户打磨验证迭代;第三、客户已经采购。 所以公司宣布部分数字工具支持5nm,是指此部分工具已经实现商业化。 EDA软件,是芯片行业之母! EDA软件作为集成电路行业
2nm芯片什么时候出 2nm芯片手机有哪些
N2,也就是2nm,将采用GAAFET全环绕栅极晶体管技术,预计2025年实现量产。 2nm芯片是指采用了2nm制程工艺所制造出来的
华为发布首款5nm 5G SoC,集成153亿晶体管
的NMN910 5G SoC 芯片,也被称为麒麟9000。 这款芯片集成了49亿个晶体管,尺寸为 5 纳米,成为了全球首个量产的5nm 5G SoC芯片。这是一个重要的里程碑,它意味着
苹果A17芯片规格曝光 a16芯片和a17对比
A17芯片预计将成为苹果首款采用3nm工艺制造的芯片,相比于之前采用5nm工艺的A14、A15和A16
芯片制造和传统IC封装的生产有何不一样
DUV是深紫外线,EUV是极深紫外线。从制程工艺来看,DUV只能用于生产7nm及以上制程芯片。而只有EUV能满足7nm晶圆制造,并且还可以向5nm
发表于 07-10 11:36
•751次阅读
一辆汽车需要哪些半导体器件?车规级芯片分类介绍
当finFET被提出时,相对于互连层而言,晶体管及相关逻辑单元制作工艺复杂度成比例增加。随着更多晶体管技术被提出,这一差别有望延续至5nm,3nm和更低。
发表于 06-16 14:56
•1492次阅读
评论