赛灵思推出首个基于机器学习优化算法 FPGA EDA 工具套件

赛灵思公司昨日宣布推出 Vivado ML 版，这是业内首个基于机器学习（ ML ）优化算法以及先进的面向团队协作的设计流程打造的 FPGA EDA 工具套件，可以显著节省设计时间与成本。与目前的 Vivado HLx 版本相比，Vivado ML 版将复杂设计的编译时间缩短了 5 倍，同时还提供了突破性的平均达 10% 的结果质量（ QoR ）提升。

赛灵思软件与 AI 解决方案营销总监 Nick Ni 表示：“当今的 EDA 设计人员面临设计复杂性日益提升的挑战，而机器学习是加快设计流程与提升 QoR 的下一个大飞跃。Vivado ML 将帮助开发者缩短设计周期，并从设计创建到收敛交付全新生产力水平。”

基于机器学习的优化

Vivado ML 版支持基于机器学习的算法以加速设计收敛。该技术具备基于机器学习的逻辑优化、延迟估算和智能设计运行，能够自动执行策略以减少时序收敛迭代。

国家仪器公司（ National Instruments ）首席硬件工程师 Robert Atkinson 表示：“全新 Vivado ML 版的智能设计运行功能是一个颠覆了传统。它通过一键式方法积极改善时序结果，所生成的 QoR 建议能带来最大效果，还能借助减少用户分析提供专家级质量结果，特别是对于难以收敛的设计而言。”

更快的编译时间与面向团队协作的生产力

赛灵思还引入了 Abstract Shell （抽象外壳）概念，它允许用户在系统内定义多个模块，以增量和并行方式进行编译。与传统的全系统编译相比，这种方法能将平均编译时间加快 5 倍，最多甚至加快 17 倍。抽象外壳还可以将设计细节隐藏在模块之外，从而有助于保护客户的 IP，这一点对FaaS （ FPGA-as-a-Service ）和增值系统集成商至关重要。

此外，Vivado ML 还改善了与 Vivado IP Integrator 之间协作设计，使得模块化设计可以利用全新“模块设计容器（ Block Design Container，BDC ）”功能实现。这一功能促进了面向团队协作的设计方法，并允许以分治（ divide-and-conquer ）策略处理多站点共同合作的大型设计。

赛灵思动态功能交换（ DFX ）等独特的自适应特性，可在运行时动态远程加载定制硬件加速器，以更加有效地利用芯片资源。DFX 具备在几毫秒内加载设计模块的能力，由此开辟了诸多全新用例，例如，车辆在处理帧数据的同时可切换不同视觉算法，或基因组分析在进行 DNA 测序过程中可实时切换不同算法。

Vivado ML 版现已提供免费标准版和企业版

厂商建议零售价为 2，995 美元起

编辑：jq