0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

厂商基于CXL上面做文章的案例

存储加速器 来源:存储社区 作者:存储社区 2021-04-01 15:48 次阅读

最近有几个热点事件发生了,好像都跟CXL有关,小编前年也关注到这一点了,可以看下这篇文章“CXL高速互连技术成员数已从9名增加到33名”

美光退出3D Xpoint,移至CXL

首先第一件事大家有目共睹,那就是美光退出3D Xpoint,移至CXL。美光科技正在退出曾经有希望的3D Xpoint非易失性存储器市场,而是随着带宽需求的飙升,将其数据中心的工作重点放在新兴的Compute Express Link接口上。

美光公司总裁兼首席执行官Sanjay Mehrotra本周表示,这家内存制造商将停止3D Xpoint的开发,并将“研发投入重新分配”到基于新兴的CPU内存行业标准接口Compute Express Link(CXL)的新内存产品上。

美光在解释其停止3D Xpoint开发和制造的决定时指出,由于对内存容量和速度的限制将通过两种技术解决:高带宽内存(HBM)和CXL结构,因此未来对3D XPoint芯片的需求将不足。

bbc2eda6-926d-11eb-8b86-12bb97331649.jpg

美光的退出标志着3D Xpoint技术的转折点。尽管英特尔通过其Optane持久性内存系列将其内存技术版本提高了一倍,但美光科技却开始采用旨在缓解数据中心瓶颈的新兴CXL标准。言外之意,美光可以将其针对Xpoint开发的相变存储处理技术改编为CXL,并且CXL旨在处理异构存储器体系结构。

SK hynix CEO演讲提到CXL

仅次于三星的全球第二大内存制造商SK Hynix的首席执行官曾暗示RAM和CPU的合并以及Compute Express Link标准的兴起。

首席执行官Seok-Hee Lee在电气电子工程师协会的国际可靠性物理研讨会(IRPS)上发表了主题演讲,他对存储器的未来以及依赖它的行业发表了自己的见解。演讲中并且还暗示苹果公司正在采用其M1设计将CPU,内存和更多功能整合到同一芯片上。

Seok-Hee Lee说:“我们正在改进DRAM和NAND每个领域的技术发展所需的材料和设计结构,并逐步解决可靠性问题。如果以此为基础成功地对平台进行创新,那么将来可以实现低于10纳米(nm)的DRAM工艺,并可以堆叠600多个NAND层。”

Astera Labs 发布CXL产品

数据的爆炸式增长以及诸如人工智能机器学习之类的特殊工作负载的主流化,要求专用的加速器与同一主板或同一机架内的通用CPU并排工作,同时共享一个公共的内存空间。CXL 2.0互连对于启用此类缓存一致的系统拓扑。

作为CXL联盟的早期成员,Astera Labs发布了最新的CXL和PCIe连接解决方案,这对于实现云中人工智能的全部潜力至关重要,也开创了真正改变技术格局的专用解决方案。

Untether AI发布tsunAImi卡

一家名为Untether AI的加拿大初创公司已经构建了tsunAImi,这是一种PCIe卡,其中包含四个runA1200芯片,这些芯片将内存和分布式计算结合在一个裸片中。

tsunAImi卡最终会挂接到支持PCIe Gen 5的Compute Express Link(CXL)上,并因此提供一个共享的资源池,以加速AI处理。

Untether卡将微小的PE(处理元件)分布在整个SRAM中,计算被转移到数据中,这些PE不是通用CPU。它们旨在加速特定类别的AI处理。我们可以设想一个专用的AI系统,该系统具有一个主机CPU,该主机CPU通过PCIe总线控制加载到tsunAImi卡中的事物和数据,以进行相对即时的处理,而几乎不需要将数据移入PE的额外数据移动。

Untether设想将其tsunAImi卡用于加速各种AI工作负载,例如基于视觉的卷积网络,用于自然语言处理的注意力网络以及用于金融应用的时间序列分析。

总结

可以看到很多存储厂商都在基于CXL上面做文章,借用Google的资深工程师Roland Dreier的推文总结下:“ 将来的内存层次结构,其中CPU具有HBM封装,而另一层CXL连接的则是RAM,其中DDR总线将消失”

有人说CXL仅对“直接访问Host主存处理数据,或者Host直接访问设备存储器处理数据”模式的场景有提速作用,对于原本就必须进行数据拷贝之后本地处理的场景基本无效,看了这么多案例,你对CXL的前景和发展怎么看?

原文标题:Compute Exchange Link(CXL)为什么这么火?

文章出处:【微信公众号:存储社区】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 3D
    3D
    +关注

    关注

    9

    文章

    2748

    浏览量

    106383
  • 内存
    +关注

    关注

    8

    文章

    2737

    浏览量

    72613
  • 美光
    +关注

    关注

    5

    文章

    647

    浏览量

    50956

原文标题:Compute Exchange Link(CXL)为什么这么火?

文章出处:【微信号:TopStorage,微信公众号:存储加速器】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    利用CXL技术重构基于RDMA的内存解耦合

    本文提出了一种基于RDMA和CXL的新型低延迟、高可扩展性的内存解耦合系统Rcmp。其显著特点是通过CXL提高了基于RDMA系统的性能,并利用RDMA克服了CXL的距离限制。
    发表于 02-29 10:05 358次阅读
    利用<b class='flag-5'>CXL</b>技术重构基于RDMA的内存解耦合

    什么是CXL技术?CXL的三种模式、类型、应用

    CXL的目标:解决CPU和设备、设备和设备之间的内存鸿沟。服务器有巨大的内存池和数量庞大的基于PCIe运算加速器,每个上面都有很大的内存。内存的分割已经造成巨大的浪费、不便和性能下降。CXL就是为解决这个问题而诞生。
    的头像 发表于 01-11 16:53 438次阅读
    什么是<b class='flag-5'>CXL</b>技术?<b class='flag-5'>CXL</b>的三种模式、类型、应用

    解码CXL存储器扩展设备(上)

    解码CXL存储器扩展设备(上)
    的头像 发表于 12-04 15:33 184次阅读
    解码<b class='flag-5'>CXL</b>存储器扩展设备(上)

    什么是CXL?一文了解高速互联技术CXL

    Compute Express Link(CXL)作为一种先进的互连技术,在当今高性能计算领域引起了广泛关注
    的头像 发表于 11-29 15:26 842次阅读
    什么是<b class='flag-5'>CXL</b>?一文了解高速互联技术<b class='flag-5'>CXL</b>

    关于CXL的功能与特性详解

    CXL.io 和CXL.cache 是CXL 协定中的两个子协定,它们的功能和用途有所不同,主要是为了引入非对称的概念;CXL.io 类似于PCIe 的事件(event),主要用于初始
    的头像 发表于 11-22 15:43 468次阅读
    关于<b class='flag-5'>CXL</b>的功能与特性详解

    CXL技术的三种模式 CXL技术与其他技术的对比

    CXL的目标:解决CPU和设备、设备和设备之间的内存鸿沟。服务器有巨大的内存池和数量庞大的基于PCIe运算加速器,每个上面都有很大的内存。内存的分割已经造成巨大的浪费、不便和性能下降。CXL就是为解决这个问题而诞生。
    发表于 10-30 14:30 3384次阅读
    <b class='flag-5'>CXL</b>技术的三种模式 <b class='flag-5'>CXL</b>技术与其他技术的对比

    什么是CXL技术?CXL的三种模式、类型、应用

    更快的数据传输速度:CXL技术可以实现高达25GB/s的数据传输速度,比目前常用的PCIe 4.0技术还要快。这意味着在数据中心等高性能应用场景下,可以更快地进行数据处理和传输。 更低的延迟
    发表于 09-27 09:26 2036次阅读
    什么是<b class='flag-5'>CXL</b>技术?<b class='flag-5'>CXL</b>的三种模式、类型、应用

    澜起科技MXC芯片率先列入CXL官网的合规供应商清单

    上海2023年8月21日 /美通社/ -- 近日,澜起科技的CXL内存扩展控制器(MXC)芯片成功通过了CXL联盟组织的CXL1.1合规测试,被列入CXL官网的合规供应商清单(
    的头像 发表于 08-22 05:11 439次阅读
    澜起科技MXC芯片率先列入<b class='flag-5'>CXL</b>官网的合规供应商清单

    澜起科技MXC芯片成功通过CXL联盟组织的CXL1.1合规测试

    近日,澜起科技的CXL内存扩展控制器(MXC)芯片成功通过了CXL联盟组织的CXL1.1合规测试,被列入CXL官网的合规供应商清单。澜起科技是全球首家进入
    的头像 发表于 08-18 09:14 712次阅读

    揭开CXL的神秘面纱:概述

    CXL 是一种在主机(通常是 CPU)和设备(通常是附加了内存的加速器)之间实现高带宽、低延迟链接的技术。CXL 堆栈专为低延迟而设计,使用 PCIe 电气和附加卡的标准 PCIe 外形规格。CXL 使用灵活的处理器端口,可以自
    的头像 发表于 05-26 10:33 3287次阅读
    揭开<b class='flag-5'>CXL</b>的神秘面纱:概述

    CXL 2.0设备发现的迷人路径

    CXL 2.0 规范在 PCIe 配置空间映射寄存器中定义了多个新的 PCIe 指定供应商特定扩展功能 (DVSEC)。以下是 CXL 2.0 设备的一些强制性 DVSEC。
    的头像 发表于 05-25 17:22 930次阅读
    <b class='flag-5'>CXL</b> 2.0设备发现的迷人路径

    访问CXL 2.0设备中的内存映射寄存器

    计算快速链接 (CXL) 1.1 和 CXL 2.0 规范在内存映射寄存器的放置和访问方式上有所不同。CXL 1.1 规范将内存映射寄存器放置在 RCRB(根复合寄存器块)中,而 CXL
    的头像 发表于 05-25 16:56 1161次阅读
    访问<b class='flag-5'>CXL</b> 2.0设备中的内存映射寄存器

    使用经过验证的CXL IDE构建安全芯片

    CXL 2.0规范为 CXL.io 和CXL.cache/CXL.mem协议引入了IDE原理图。CXL.io 途径使用 PCIe 规范定义的
    的头像 发表于 05-25 16:41 843次阅读
    使用经过验证的<b class='flag-5'>CXL</b> IDE构建安全芯片

    三星电子研发首款DRAM 扩大CXL生态系统

    基于先进CXL 2.0的128GB CXL DRAM将于今年量产,加速下一代存储器解决方案的商用化
    发表于 05-15 17:02 184次阅读

    CXL SSD的性能会与NVMe SSD有何区别?

    CXL和PCIe之间的区别可能不太明显。在信号级别上,这两者确实是相同的,但两者的协议不同。CXL选择比PCIe更快的协议,尽管CXL.io支持标准的PCIe I/O设备。
    发表于 04-11 11:14 2182次阅读