0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于主流的体硅高κ/金属栅FinFET工艺,提出了一种利用拐角效应

MEMS 来源:MEMS 作者:MEMS 2021-02-20 10:23 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

量子计算是未来信息技术发展的重要方向,在一些特定领域具有较大应用潜力。基于硅量子点的量子比特是实现通用量子计算最有前景的方案之一,具有较长的退相干时间和出色的CMOS制造工艺兼容性。目前,硅量子点量子计算正处在采用集成电路先进制造工艺实现量子点规模集成并进行量子比特扩展验证的关键研究阶段。

近期,中国科学院微电子研究所集成电路先导工艺研发中心研究员殷华湘带领的科研团队基于主流的体硅高κ/金属栅FinFET工艺,提出了一种利用拐角效应,在钻石形Fin沟道顶部尖端实现载流子局域化,并借助栅极两边侧墙的电势限制,构建量子点器件结构的方案。该器件在先导中心8吋工艺线研制成功,集成方案完全兼容主流通用的先进CMOS工艺。在制备过程中,研究人员先后优化了Fin刻蚀、浅槽隔离等关键工艺,;在高κ/金属栅后栅工艺中,利用氧化腐蚀的方法完成了衬底隔离的钻石形硅Fin沟道形貌修饰。在20 K低温电学测试中,该器件展示出明显的库伦振荡电流。研究人员通过分析库伦菱形稳定图,证明了该器件拥有较大的量子点充电能,具备在传统CMOS FinFET工艺中实现量子点规模化集成的潜力。

110b4386-71a7-11eb-8b86-12bb97331649.jpg

(a)器件结构示意图及沟道截面TEM分析;(b)库伦菱形稳定图及部分仿真分析


相关研究成果发表在《电气电子工程师协会电子器件学报》(IEEE Transactions on Electron Devices,DOI: 10.1109/TED.2020.3039734)上,微电子所博士生顾杰为论文第一作者。殷华湘、微电子所副研究员张青竹为论文的通讯作者。研究工作得到科学技术部、国家自然科学基金委、中科院的支持。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    6247

    浏览量

    243662
  • 微电子
    +关注

    关注

    18

    文章

    415

    浏览量

    43041
  • FinFET
    +关注

    关注

    12

    文章

    263

    浏览量

    92431
  • 量子计算
    +关注

    关注

    4

    文章

    1184

    浏览量

    37168

原文标题:微电子所在基于先进FinFET工艺的硅量子器件研究中获进展

文章出处:【微信号:MEMSensor,微信公众号:MEMS】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    拆解工艺变量,洞悉 FinFET 器件性能变异底层逻辑

    7nmFINFET系列专题Gate和FinSpaceVariation对应力调制及FinFET性能的影响7nmFinFET性能优化的隐藏密码—栅极与鳍片间距调控7nmFinFET工艺:局部版图效应
    的头像 发表于 05-26 10:33 232次阅读
    拆解<b class='flag-5'>工艺</b>变量,洞悉 <b class='flag-5'>FinFET</b> 器件性能变异底层逻辑

    7nm FinFET 工艺:局部版图效应 LLE 标准化实测体系全解析

    ?)相邻器件结构、局部几何形貌及工艺衍生应力场,均会干扰沟道特性,引发具有系统性偏差的局部版图效应(LLE)。在当代FinFET先进工艺节点中,局部版图
    的头像 发表于 05-09 10:09 225次阅读
    7nm <b class='flag-5'>FinFET</b> <b class='flag-5'>工艺</b>:局部版图<b class='flag-5'>效应</b> LLE 标准化实测体系全解析

    相变存储器 (PCM) 技术介绍

    是PCM单元区别于其他电阻型NVM的关键优势,具体如下文中所述。 技术结合优势将PCM技术应用于存储,作为一种创新解决方案来满足嵌入式处理应用的严苛要求。相较于采用传统的浮置栅极eNVM的效应CMOS
    发表于 04-29 15:58

    让电池包安然度过“火炉”与“极寒”:导热脂在新能源汽车热管理中的实战记

    “换一种材料” 接到客户诉求后,傲琪电子技术团队立即介入。我们没有简单地推荐导热系数的脂,而是从界面传热机理与工程可制造性两个维度展开分析。 1. 材料匹配:低热阻与长期稳
    发表于 04-08 08:53

    实现80%银耗降低,TOPCon电池的少银金属化策略:结构重构与工艺验证

    传统减银策略主要依赖印刷更细的线,但受限于丝网印刷物理极限,当线宽接近20微米时进步降耗难度大增。本文提出一种银节约型两步印刷法:首先印刷少量传统银浆形成间断的点状接触层,确保高质
    的头像 发表于 03-20 09:04 350次阅读
    实现80%银耗降低,TOPCon电池的少银<b class='flag-5'>金属</b>化策略:结构重构与<b class='flag-5'>工艺</b>验证

    HC6N10成熟稳定量大加湿器专用MOS管 6N10 100V6A 皮实耐抗惠海

    优点,它们在大规模和超大规模集成电路中得到了大范围应用。MOS管,即金属:氧化物-半导体场效应晶体管(MO SFET),是一种在电子领域中至关重要的半导体器件。 主营种类: 1.PMOS(P型MOS管
    发表于 12-30 11:19

    金属淀积工艺的核心类型与技术原理

    在集成电路制造中,金属淀积工艺是形成导电结构(如互连线、电极、接触塞)的关键环节,主要包括蒸发、溅射、金属化学气相淀积(金属 CVD)和铜
    的头像 发表于 11-13 15:37 2521次阅读
    <b class='flag-5'>金属</b>淀积<b class='flag-5'>工艺</b>的核心类型与技术原理

    PD快充MOS管高性能低内阻SGT工艺效应管HG5511D应用方案

    与应用。 安全与效率核心要求:以 USB PD 协议为代表的快充方案中,为实现电压、电流、功率的安全充电,对整流同步环节的元器件提出了严格要求。尤其是低电压
    发表于 11-03 09:28

    半导体金属腐蚀工艺

    半导体金属腐蚀工艺是集成电路制造中的关键环节,涉及精密的材料去除与表面改性技术。以下是该工艺的核心要点及其实现方式:、基础原理与化学反应体系金属
    的头像 发表于 09-25 13:59 1627次阅读
    半导体<b class='flag-5'>金属</b>腐蚀<b class='flag-5'>工艺</b>

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    工艺节点进入5nm、3nm,这些连接用的金属线的间距也在缩小,这就会导致金属表面散射和晶界散射等效应,并使金属的电阻率显著增加。 为确保更低
    发表于 09-06 10:37

    解决功率快充散热难题,傲琪G500导热脂的专业方案

    ℃老化测试后仍保持膏稳定性,杜绝因渗油引发的电路短路风险。 2. 湿润性界面贴合:添加表面活性成分,使其在金属/陶瓷表面形成超薄(推荐厚度0.1-0.3mm)且均匀的界面层,有效覆盖率达95%以上
    发表于 08-04 09:12

    金属化后进行边缘钝化技术PET:减少太阳能电池分切损失,提升组件效率

    基太阳能电池分切过程(如叠瓦、半片电池)会暴露活性切割边缘,诱发载流子复合,导致pFF降低。传统解决方案需改造预金属化工艺,工业兼容性低且成本。本文
    的头像 发表于 08-01 09:03 1952次阅读
    <b class='flag-5'>金属</b>化后进行边缘钝化技术PET:减少<b class='flag-5'>硅</b>太阳能电池分切损失,提升组件效率

    文详解绝缘技术

    绝缘(SOI)技术作为基集成电路领域的重要分支,其核心特征在于通过埋氧层(BOX)实现有源层与衬底的电学隔离,从而赋予场效应晶体管独特的电学特性。
    的头像 发表于 07-28 15:27 3121次阅读
    <b class='flag-5'>一</b>文详解绝缘<b class='flag-5'>体</b>上<b class='flag-5'>硅</b>技术

    FinFET和SOI FinFET的差异

    三维立体结构成为行业主流。然而在FinFET阵营内部,场关于“地基材料”的技术路线竞争悄然展开——这便是Bulk Silicon()
    的头像 发表于 06-25 16:49 2722次阅读
    <b class='flag-5'>体</b><b class='flag-5'>硅</b><b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差异

    代高速芯片晶体管解制造问题解决了!

    工艺的持续发展提供了新的方向。 根据imec的篇最新论文,imec的研究人员引入了一种名为“外壁叉片”(outer wall forksheet)的新型晶体管布局,预计该布局将从A10代(1纳米
    发表于 06-20 10:40