0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq-7000 PS端IIC接口使用笔记

电子设计 来源:VagueCheung的博客 作者:VagueCheung的博客 2022-07-25 17:56 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文转载自:VagueCheung的博客

ZYNQ7000系列FPGA的PS自带两个IIC接口,接口PIN IO可扩展为EMIO形式即将IO约束到PL端符合电平标准的IO(BANK12、BANK13、BANK34、BANK35);

o4YBAGAKISaAMFqHAAE3qBBBrho962.png

pIYBAGAKIWWAOSqOAADVuNhxxHc039.png

SDK中需要对IIC接口进行初始化在黑金和米联的例程里为了方便用户使用,对IIC和外设设备分别创建了相应的文件方便用户开发。

o4YBAGAKIaSAd3LGAAEg2tkDkJ4916.png

特别注意每个外设设备都会有自己的slave address;而xilinx官方给出的IIC驱动中给出的从设备的地址是7bit模式(IIC总线上的器件一般为8位地址位,去掉低位一位广播位,最多可挂载127个设备),在IIC进行写操作时注意要将设备原有的salve address转化成7bit模式;否则从设备将无法给予应答。

例如tw9912

o4YBAGAKIeKAFBfsAABueB_-dKY165.png

在SDK中IIC进行写操作时。从设备地址slave address就应设置为0x44/0x45;

IIC总线数据传输速率(波特率)快速模式下可达到400kbit/s;

审核编辑 黄昊宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IIC接口
    +关注

    关注

    0

    文章

    23

    浏览量

    12098
  • Zynq-7000
    +关注

    关注

    3

    文章

    144

    浏览量

    38154
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    【黑金云课堂】FPGA技术教程Linux开发:电压温度检测/USB/eMMC

    一、电压温度 AD 检测(SYSMON/XADC) 核心模块 XADC :7 系列 / Zynq-7000 片上 ADC,12 位,监控芯片温度、核心电压,支持外部模拟采集。 SYSMON
    的头像 发表于 05-22 17:39 2211次阅读

    详解AMD Zynq UltraScale+ MPSoC的中断架构

    为了能够创建更高级的事件驱动型 AMD Zynq UltraScale+ MPSoC 应用,我们需要先深入了解这些器件中更为复杂的要素。具体而言,我们需要了解中断在 Zynq MPSoC PS
    的头像 发表于 05-16 09:34 270次阅读
    详解AMD <b class='flag-5'>Zynq</b> UltraScale+ MPSoC的中断架构

    FPGA ZYNQPS与PL交互的HP接口详解

    该工程实现了PL通过HP接口(8个字节)下使用AXI协议往DDR中写数据。PS读取处理。
    的头像 发表于 04-21 09:13 1248次阅读
    FPGA <b class='flag-5'>ZYNQ</b>中<b class='flag-5'>PS</b>与PL交互的HP<b class='flag-5'>接口</b>详解

    ZYNQ核心板原理图讲解

    ZYNQ系列的FPGA设计方法大同小异,都是PL+PS架构,只需要理清楚有多少个BANK,哪些BANK支持多少V供电和功耗,上电时序,那些BANK是PS那些是PL
    的头像 发表于 04-09 15:45 5209次阅读
    <b class='flag-5'>ZYNQ</b>核心板原理图讲解

    FPGA硬件设计之ZYNQ外围DDR介绍

    由于ZYNQ-PS的BANK502基本就是为DDR设计的,所以原理图设计非常简单:几乎就是PIN TO PIN连接。
    的头像 发表于 03-25 15:30 481次阅读
    FPGA硬件设计之<b class='flag-5'>ZYNQ</b>外围DDR介绍

    zynqmp PSDDR配置说明

    详细讲解zynqmp psDDR相关时序参数配置过程。
    发表于 03-24 14:56 1次下载

    XC7Z020-2CLG484I 双核异构架构 全能型 SoC

    Zynq-7000 系列的核心型号,创新性地将双核 ARM Cortex-A9 处理器与 7 系列 FPGA 可编程逻辑深度集成,构建起 “软件可编程 + 硬件可定制” 的异构计算架构,为多领域智能设备提供了一体化
    发表于 02-28 23:37

    如何在Zynq UltraScale+ MPSoC平台上通过JTAG启动嵌入式Linux镜像

    在之前文章中,我们介绍了如何使用 XSCT 工具通过 JTAG 在 Zynq SoC 上启动嵌入式 Linux 镜像(从 JTAG 启动 Zynq-7000 嵌入式 Linux:使用 XSCT 全
    的头像 发表于 01-13 11:45 5302次阅读

    基于AXI DMA IP核的DDR数据存储与PS读取

    添加Zynq Processing System IP核,配置DDR控制器和时钟。7000系列的Zynq可以参考正点原子DMA回环测试设置。
    的头像 发表于 11-24 09:25 3717次阅读
    基于AXI DMA IP核的DDR数据存储与<b class='flag-5'>PS</b><b class='flag-5'>端</b>读取

    Zynq MPSoC PS侧PCIe高速DMA互连解决方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的项目中,实现设备间高速、低延迟的数据传输往往是核心需求之一。PCIe(尤其PS侧)结合DMA(直接内存访问)正是满足这类需求的理想技术方案。
    的头像 发表于 10-22 13:53 4225次阅读
    双<b class='flag-5'>Zynq</b> MPSoC <b class='flag-5'>PS</b>侧PCIe高速DMA互连解决方案

    ZYNQ PS与PL数据交互方式

    ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之间的数据交互是系统设计的核心。
    的头像 发表于 10-15 10:33 1456次阅读
    <b class='flag-5'>ZYNQ</b> <b class='flag-5'>PS</b>与PL数据交互方式

    Zynq7100 BSP移植,MSH终端不能正确显示是为什么?

    由于新版本的RT Thread的BSP不再提供Zynq7000的支持。所以同事从RT Thread(4.0.3)中的Zynq7000移植了一份Zynq 7100的BSP。但是MSH终端和串口输出
    发表于 09-19 06:26

    fpga开发板 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ7100-FH 核心板与开发板用户手册

    本文介绍了Xilinx Zynq-7000系列可扩展处理平台及其开发板应用。Zynq-7000采用双核ARM Cortex-A9处理器与28nm FPGA架构,支持高性能嵌入式开发。开发板采用核心板
    的头像 发表于 09-15 15:54 7727次阅读
    fpga开发板 璞致<b class='flag-5'>ZYNQ</b> <b class='flag-5'>7000</b> 系列之 PZ7035/PZ7045/PZ7100-FH 核心板与开发板用户手册

    Zynq-7000 SoC与7系列设备内存接口解决方案数据手册

    关于 AMD/Xilinx 7系列FPGA存储器接口解决方案(UG586) 的用户指南,其主要内容和技术要点可概括如下:1. 文档定位与核心内容定位:该文档是7系列FPGA中存储接口控制器的官方
    发表于 07-28 16:17 3次下载

    GPDV6624C应用笔记1.0版

    电子发烧友网站提供《GPDV6624C应用笔记1.0版.pdf》资料免费下载
    发表于 06-06 17:20 0次下载