本文转载自:VagueCheung的博客
ZYNQ7000系列FPGA的PS自带两个IIC接口,接口PIN IO可扩展为EMIO形式即将IO约束到PL端符合电平标准的IO(BANK12、BANK13、BANK34、BANK35);
SDK中需要对IIC接口进行初始化在黑金和米联的例程里为了方便用户使用,对IIC和外设设备分别创建了相应的文件方便用户开发。
特别注意每个外设设备都会有自己的slave address;而xilinx官方给出的IIC驱动中给出的从设备的地址是7bit模式(IIC总线上的器件一般为8位地址位,去掉低位一位广播位,最多可挂载127个设备),在IIC进行写操作时注意要将设备原有的salve address转化成7bit模式;否则从设备将无法给予应答。
例如tw9912
在SDK中IIC进行写操作时。从设备地址slave address就应设置为0x44/0x45;
IIC总线数据传输速率(波特率)快速模式下可达到400kbit/s;
审核编辑 黄昊宇
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
IIC接口
+关注
关注
0文章
23浏览量
11578 -
Zynq-7000
+关注
关注
3文章
144浏览量
36597
发布评论请先 登录
相关推荐
Zynq-7000为何不是FPGA?
Zynq-7000可扩展处理平台是采用赛灵思新一代FPGA(Artix-7与Kintex-7FPGA)所采用的同一28nm可编程技术的最新产品系列。
发表于 04-26 11:30
•45次阅读
简谈Xilinx Zynq-7000嵌入式系统设计与实现
进行描述 ,通过通过综合后才能被使用。
3、ZYNQ-7000 SoC功能与结构
在该全可编程SoC中,双核ARM-Cortex-A9多核CPU是PS的心脏,它包含片上存储器、外部存储器接口
发表于 04-10 16:00
请问FX3的UART口和Xilinx ZYNQ7000的PS端的UART进行硬件连接需要TTL电平转换吗?
想让FX3的UART口和Xilinx ZYNQ7000的PS(Processor system)端的内置UART相互通信,两个芯片使用的是同一个电源(同在一块板子上或分别在两块相互连接的板子上),请教一下它们之间的硬件连接需要T
发表于 02-28 08:32
使用PCIE更新AMD ZYNQ的QSPI Flash参考设计
AMD ZYNQ 7000 的 S_AXI 端口提供了外设访问 PS 内部外设控制器的接口,这其中包括 4 个 S_AXI_HP 端口以及两个 S_AXI_GP 端口。一般来说,可以访
AN2784应用笔记
的FSMC配置的存储器接口实例,以及时序计算和硬件连接方法。本应用笔记的实例是基于STM3210E-EVAL评估版上的存储器,这是大容量STM32F10xxx的评估版。使用的存储器是一个16位的异步NOR闪存存储器,一个8位的NAND闪存存储器和一个16位的异步SRAM存
发表于 10-10 07:45
Zynq UltraScale+ MPSoC中的隔离方法应用笔记
电子发烧友网站提供《Zynq UltraScale+ MPSoC中的隔离方法应用笔记.pdf》资料免费下载
发表于 09-15 14:49
•0次下载
用于千兆位收发器应用的全数字VCXO替代品(7系列/Zynq-7000)
电子发烧友网站提供《用于千兆位收发器应用的全数字VCXO替代品(7系列/Zynq-7000).pdf》资料免费下载
发表于 09-14 11:43
•0次下载
Zynq系列FPGA的亮点
中集成了内存控制器和大量的外设,使Cortex-A9的核在Zynq-7000中完全独立于可编程逻辑单元,也就是说如果暂时没有用到可编程逻辑单元部分(PL),ARM处理器的子系统也可以独立工作,这与以前
【资料分享】Xilinx Zynq-7010/7020工业核心板规格书(双核ARM Cortex-A9 + FPGA,主频766MHz)
图 7 Xilinx Zynq-7000 PS端特性参数
图 8 Xilinx Zynq-7000 PL端特性参数
硬件参数
发表于 06-25 09:56
【资料分享】Zynq-7010/7020工业核心板规格书(双核ARM Cortex-A9 + FPGA,主频766MHz)
1 核心板简介创龙科技SOM-TLZ7x是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业核心板,处理器集成PS端双核ARM
发表于 06-21 15:19
评论