FPGA硬件设计之ZYNQ外围DDR介绍

一、原理图设计

由于ZYNQ-PS端的BANK502基本就是为DDR设计的，所以原理图设计非常简单：几乎就是PIN TO PIN连接。

二、引脚IO意义

在ZYNQ-PS中，DDR的各个引脚都承担着不同的功能，它们在内存的工作中起着至关重要的作用。

DDR3_Ax（地址线）：

这些引脚用于传输内存的地址信息。x代表不同的地址线，通常有A0、A1等，表示DDR内存的行、列地址。

DDR3_Dx（数据线）：

Dx 是数据总线，用于在内存和控制器之间传输数据。它们负责双向数据传输，数据总线的宽度决定了DDR的带宽。

DDR3_DQSx（数据选通信号）：

DQS（Data Strobe）信号用于同步数据传输。每个数据通道都会有一个DQS信号，与数据线（Dx）一起传输，用来标识数据传输的时序。

DDR3_DMx（数据掩码）：

DQM（Data Mask）信号用于在读取或写入操作时选择性地屏蔽（忽略）数据线的某些位。例如，在写操作中，可以使用DQM来忽略数据总线上的某些位。

DDR3_BAx（银行地址线）：

这些引脚用于选择DDR内存的不同银行。DDR内存通常分为多个银行（如Bank0、Bank1等），通过BA线来选择访问的具体银行。

DDR3_CLK（时钟信号）：

这是DDR内存的时钟信号，通常有正反两个时钟（CLK、CLK_N）。时钟信号用于同步数据的读取和写入。它是DDR内存系统中非常重要的时序信号。

DDR3_CS（片选信号）：

片选信号用于激活或禁用特定的DDR内存模块。通常情况下，只有当片选信号为有效时，内存才能进行读写操作。

DDR3_WE（写使能信号）：

写使能信号表示内存控制器是否允许对内存进行写操作。当WE为低电平时，内存处于写模式。

DDR3_CAS（列地址选通信号）：

CAS（Column Address Strobe）信号用于指示列地址的有效性。它与RAS（行地址选通信号）一起配合工作，选择访问的内存单元。

DDR3_RAS（行地址选通信号）：

RAS（Row Address Strobe）信号与CAS信号一起工作，用于指示行地址的有效性。RAS和CAS共同作用来选择内存中的特定单元。

DDR3_CKE（时钟使能信号）：

CKE（Clock Enable）信号用于启用或禁用内存的时钟。当该信号为低电平时，内存会进入低功耗模式，并停止接受时钟信号。

DDR3_ODT（终端电阻信号）：

ODT（On-Die Termination）信号控制内存模块的终端电阻。它有助于减少信号反射，提高信号的完整性，尤其是在高速传输时非常重要。

DDR3_RESET（复位信号）：

该信号用于复位DDR内存。当系统启动时，复位信号用于确保内存处于一个已知状态。

这些信号共同工作，确保DDR内存的正确初始化、数据传输、时序同步等操作。了解它们的作用对于调试和优化DDR设计至关重要。

VRP和VRN参考电阻选择

在IO内部增加串行匹配电阻或者并联匹配电阻（上拉和下拉），阻值参考外部连接在VRP和VRN的参考电阻阻值R（不用内部的，以弥补制程差异和温度变化带来的阻值变化）。

注意VRP要连接一个参考电阻Rref到GND，VRN连接一个参考电阻Rref到VCCO。

7系的VPN/VRN上的电阻值选择是以前系列的2倍。例如为了50Ω的并联匹配，6系列的FPGA外部参考电阻是50Ω，7系列FPGA是100Ω。只要使能了DCI功能，VRP和VRN就不能当做普通IO使用。

三、多片连接

1、全独立

在多片DDR的设计中，某些引脚可以共用，而有些则需要独立连接到不同的内存模块。以下是一些常见的信号，如何在多个DDR模块之间共享或独立连接的解释：

可以共享的信号：

时钟信号（DDR3_CLK 和 DDR3_CLK_N）：

时钟信号通常是全局共享的。所有连接的DDR模块都可以共享这两个时钟信号（CLK 和 CLK_N），以确保所有内存模块在同一个时钟周期下工作。

片选信号（CS）：

如果你有多个DDR模块，片选信号（CS）可以独立连接到每个DDR模块。每个DDR模块都会有自己的片选信号，因此只有特定的DDR模块会被选中工作，其他模块处于禁用状态。

复位信号（RESET）：

复位信号通常是共享的，所有DDR模块可以在同一时间进行复位。你可以通过一个全局复位信号来重置所有DDR模块。

DQS和DQS#（数据选通信号）：

如果多个DDR模块的DQS（数据选通信号）是被分别标识为DQS0、DQS1等，那么这些信号可以是共享的（但实际上每个模块会有自己的DQS信号，只是它们在逻辑上是同步的）。因此，数据选通和同步信号一般会有一个共享的时钟。

需要独立连接的信号：

地址信号（A[15:0]）：

每个DDR模块需要独立的地址线组，来访问其特定的内存区域。地址信号（如 A[0] - A[15]）在多个内存模块之间不能共享，否则会导致访问冲突。每个DDR模块都会有一组独立的地址线。

数据总线（DQ[15:0] 或 DQ[31:0]）：

数据线通常是独立的。每个DDR模块都会有自己的数据总线（DQ线）。这些数据线需要与每个模块的内存区域独立连接。

数据掩码信号（DM）：

每个DDR模块需要独立的DM信号，用于数据写入时的掩码控制。不同的模块会有不同的掩码信号，因此不能共享。

银行地址信号（BA）：

每个DDR模块的银行地址（BA）信号是独立的，通常需要独立连接到每个内存模块，因为每个模块有自己的多个银行（如Bank0, Bank1等）。

RAS、CAS 和 WE（行地址选通信号、列地址选通信号、写使能信号）：

这些信号也需要独立连接到每个内存模块。由于每个DDR模块需要不同的行地址和列地址，必须单独连接这些信号。

ODT（终端电阻信号）：

对于每个DDR模块，ODT信号通常也是独立的，用来控制每个模块的终端电阻。

总结：

共享信号：时钟信号、复位信号、片选信号、DQS信号（按情况而定）。

独立信号：地址信号、数据总线、数据掩码信号、银行地址信号、RAS、CAS、WE、ODT等。

在设计多个DDR模块的电路时，重要的是保证每个模块的独立性，避免地址和数据总线上的信号冲突，同时确保时钟信号等共享信号的同步性。为确保系统稳定，通常会使用独立的片选信号来激活和选择特定的DDR模块，这样可以通过控制不同的片选信号来选择访问哪个内存模块。

2、共用地址线

可以共用地址信号，但必须独立DQS，DM，D数据。共用地址，从而拓高数据位宽，从而实现A0~A14以及D0~D31的DDR驱动。

四、供电设计

在DDR内存设计中，除了你提到的VDD、VDDQ、DDR_VTT和DDR_VREF，DDR还有一些其他重要的电源相关信号。每个电源信号的设计和使用都需要遵循特定的规范，以保证系统的稳定性和性能。以下是常见的DDR电源信号及其注意事项：

1.VDD（主供电电压）

作用：VDD是整个DDR内存芯片的核心电源，负责为内存的逻辑电路提供电力。

电压：对于DDR3和DDR4内存，VDD通常为1.5V（DDR3）或1.2V（DDR4）。确保电压稳定并在推荐范围内。

注意事项：

确保VDD稳定，不要超出内存的额定电压范围。

对于高性能DDR（如DDR4或LPDDR4），VDD电压可能更低，因此需要确保电源设计符合特定的低压要求。

2.VDDQ（I/O供电电压）

作用：VDDQ是用于DDR内存I/O端口的电源，包括数据总线和控制信号线等。

电压：通常与VDD电压相关。DDR3的VDDQ为1.5V，DDR4为1.2V，但可以通过系统设计选择VDDQ的不同电压（如1.8V或1.2V）。

注意事项：

VDDQ的电压要与主板或者芯片组的I/O电压兼容。

确保I/O电压与内存的工作电压一致，否则会导致数据传输错误或内存不稳定。

与BANK502供电电压一致，一般为1.5V。

3.DDR_VTT（终端电压）

作用：DDR_VTT是DDR内存的数据总线和控制信号线的参考电压，也叫做终端电压。它通常是VDDQ的一半，用于终端电阻的提供，以确保信号完整性。

电压：

DDR_VTT通常是VDDQ的一半，举例来说，如果VDDQ为1.5V，DDR_VTT则为0.75V。

注意事项：

需要通过电源转换器为DDR_VTT提供稳定的电压。

如果DDR_VTT电压不稳定或错误，会导致数据传输中的反射或噪声，影响内存性能。

上拉地址A、BA、CS、RAS、CAS、WE、ODT、CKE。

4.DDR_VREF（参考电压）

作用：DDR_VREF是用于控制数据位（DQ线）信号的参考电压。它定义了信号的“高”电平和“低”电平的边界。

电压：DDR_VREF通常为VDDQ的一个固定比例，

通常是VDDQ的1/2（例如，对于VDDQ为1.5V时，DDR_VREF为0.75V）。

注意事项：

这个电压非常重要，用于确保数据总线上的信号准确地识别“高”和“低”电平。

如果DDR_VREF电压不稳定或不正确，会影响到内存的数据稳定性，导致错误的信号识别和数据读取。

总结和注意事项：

电压稳定性：所有电源电压需要非常稳定，任何波动都可能导致内存工作不稳定或无法正确初始化。

电源去耦合：应为所有关键电源（如VDD、VDDQ、DDR_VTT、DDR_VREF）提供适当的去耦合电容，通常会在内存引脚附近安置低ESR的电容，以减少电源噪声。

电源时序：某些内存模块在启动时对电源的时序有严格要求。确保电源电压按正确的顺序升起，并且在内存启动过程中保持稳定。

温度管理：DDR模块在高负载下可能会产生较大的热量，因此需要考虑散热设计。过热可能会导致电源不稳定，影响内存性能。

这些电源信号共同作用，确保DDR内存能够稳定、可靠地工作。在设计电源系统时，要严格遵守内存芯片的电源要求，并且在实际应用中做充分的验证和测试。