IP例化和几个基于FPGA芯片实现的Demo工程
本文接续上一篇《FPGA杂记基础篇》，继续为大家分享IP例化和几个基于FPGA芯片实现的Demo工程。
IP例化
IP即是一个封装好的模块，集成在相应的开发环境里面，以安路的TD软件为例，不同系列的芯片集成了不同的IP模块，可以通过软件例化调用。
以下是安路TD4．6．5集成的EF3L40CG332B的相关IP。
1．1 PLL＆RAM
以例化PLL和RAM为例，实现两个异步双口 RAM。
读写时钟都设置 100Mhz， 两个 RAM 为 RAMA 和RAMB， 深度为 1024，位宽为 8bit，写入数据为 8bit，100Mhz 持续数据流， 当 RAMA被写入 1024 字节数据后切换到写 RAMB， RAMB 被写入 1024 字节后切换 RAMA。以此循环类推。
当 RAMA 被写入 1024 字节时， 给读时序提供一个启动信号读取 RAMA 的数据， 读取完 RAMA 的 1024 字节数据时， 切换读 RAMB 以此类推。
这个工程的工程结构如下图：
首先EF3L40CG332B＿DEV开发板提供了25Mhz的晶振时钟输入到EF3L40CG332B的时钟管脚。
想要得到100Mhz的读写速率，需要先用PLL得到倍频时钟。
在tools目录下点击IP Generator进入IP core页面，并选择PLL，输入时钟填入板子晶振25Mhz。
输出时钟填入所需要的100Mhz，并从C0输出。
设置完成后，生成的module声明如下（完整模块可参考代码）
再生成ram的IP模块。
在IP core中选择RAM。
审核编辑：符乾江
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1603文章
21328浏览量
593267 -
芯片
+关注
关注
447文章
47821浏览量
409198
发布评论请先 登录
相关推荐
如何利用Tcl脚本在Manage IP方式下实现对IP的高效管理
在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IP Catalog，生成所需
fpga工程师前景如何
FPGA工程师的前景看起来相当积极和广阔。随着5G通信、物联网、边缘计算和人工智能等技术的快速发展，FPGA工程师的需求将进一步增加。FPGA
FPGA实现基于Vivado的BRAM IP核的使用
Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的
FPGA新IP核学习的正确打开方式
的情况时，总会遇到一些以前未曾接触过的新内容，这些新内容会让我们感到陌生和恐惧，不知道该如何下手。
那么今天以xilinx vivado 为例分享学习FPGA 新IP核的正确打开方式。
一、常规
发表于 11-17 11:09
FPGA工程师需要具备哪些技能？
FPGA（Field-Programmable Gate Array）芯片因其具有灵活性、高定制化、高性能等特点，被广泛应用于数字系统设计、嵌入式系统、通信系统、计算机视觉等领域。作为FPGA
发表于 11-09 11:03
为你的FPGA设计加加速，NIC、Router、Switch任意实现
为虚拟化、网络、存储以及安全。
从上面的工作可以看出DPU的核心是：网络。所以我们今天讲一个未来的发展核心之一：用FPGA实现NIC（network interface controller，网络接口
发表于 11-01 16:27
基于Speedcore eFPGA IP构建Chiplet
寻求最高集成度的设计人员可以选择去开发一款包含Speedcore eFPGA IP的单芯片ASIC。然而，在某些应用中，单芯片集成无法实现某
发表于 09-06 15:12
•255次阅读
全爱科技Atlas200I A2 AI加速模块-FPGA PCIE接口验证平台
Xilinx的官方PCIE 2.0 IP核或0 IP核，用来实现PCIE 硬核IP的例化；
发表于 09-05 14:39
fpga ip核是什么 常用fpga芯片的型号
FPGA IP核（Intellectual Property core）是指在可编程逻辑器件（Field-Programmable Gate Array，FPGA）中使用的可复用的设计模块或功能片段。它们是预先编写好的硬件设计
fpga设计流程包含哪几个部分
FPGA是一种可编程芯片，因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路等器件。软件
XILINX FPGA IP之Clocking Wizard详解
锁相环基本上是每一个fpga工程必不可少的模块，之前文档xilinx 7 系列FPGA时钟资源对xilinx fpga的底层时钟资源做过说明，但是对于
发表于 06-12 17:42
•3287次阅读
Virtual Input/Output IP核的几个重要参数
大家好！今日给大家介绍下Virtual Input/Output IP 核的几个重要参数。
工商网监
评论