0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何使用lspci和setpci调试PCIe问题

YCqV_FPGA_EETre 来源:FPGA开发圈 作者:FPGA开发圈 2020-12-02 16:30 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

lspci 命令和 setpci 命令均为 Linux 发行版中原生可用的命令。

这 2 条命令均可提供多级输出,适合在不同时间点用于查看 PCI 总线上训练的不同组件的功能和状态。其中大部分功能均可反映《PCI Express 基本规范》中所需的配置空间寄存器。与大部分命令一样,在 Linux 中可通过运行“lspci --help”或“man lspci”来获取实用的指示信息。

// lspci

默认情况下 lspci 命令可显示所有器件信息,如下图所示。

// lspci-tv

此命令可按树状格式显示 PCI 器件,并提供根端口总线、器件和功能 (BDF) 编号。

在以上日志中,赛灵思器件连接到总线编号 (Bus Number)“00”、器件编号 (Device Number )“01”和功能编号 (Function Number)“1”。

// lspci-vvv

此命令可用于显示最详细的信息。需要 root 用户权限才能运行此命令。

以下日志仅显示与赛灵思 PCIe 器件相关的部分。

要点:

•“链路功能寄存器 (Link Capability Register)”和“链路状态寄存器 (Link Status Register)”均显示 Gen3x8。有时由于链路问题,可能发生链路向下训练。向下训练的链路状态会反映在链路状态寄存器中:

•“可纠正错误状态寄存器 (Correctable Error Status register)”显示“非致命错误 (Non-Fatal Error)”。启动期间,主机还会探测未配置的功能。由于设计是针对单一功能配置的,因此探测其它功能的操作将报告为请求不受支持。此不受支持的请求将报告为“非致命错误:建议 (Advisory Non-Fatal error)”。如果在启动期间出现“非致命错误 (Non-Fatal Error)”、“请求不受支持 (Unsupported Request)”和“可纠正错误 (Correctable Error)”,此错误可忽略。通过在对应寄存器中对相应的位执行配置写入即可清除此类错误。

•用户必须监控不可纠正错误状态寄存器中是否存在错误。如果在此寄存器中报告了错误,则必须对其进行调查并解决。

• PCI Express 功能起始位置为“80”。

// lspci-vs

此命令可提供有关选定器件的详细输出,如下所示:

// lspci-vvvs

此命令作用相同,但可提供更详细的输出,如下所示:

// lspci-nvmms

此命令可用于以数字形式显示 PCI 器件供应商 ID 和器件 ID。

// lspci-xxx

此命令可用于提供整个 PCI 配置空间的十六进制转储。

0x00 的前 2 个字节实际为 0x10EE。在 PCIe 规范中,所有数据均按偏移来定义,例如,包含 0x80 的黄色框位于偏移 0x34 处 - 表示该指针指向扩展功能寄存器的第一个地址。

PCI-ID:在位于 0x00 的红色框内显示的是供应商 ID (0x10EE),后接蓝色框内显示的器件 ID (0x7038)。其下方位于偏移 0x2C 和 0x2E 的红色框和蓝色框内分别是子供应商 ID (0x10EE) 和子器件 ID (0x0700)。

总线主控制器启用:回到上方位于 0x04 处的黄色框内,其中显示的是 16 位字“0000 0000 0000 0111”。它表示命令寄存器。位 2 是“总线主控制器启用”位。

位于 0x06 处的绿色框内显示的是 16 位字“0000 0000 0000 0001”。它表示状态寄存器,可能随时间而改变,它可用于向根联合体 (Root complex) 发送信号,以表示发生了某些状况。

BAR 和存储器:位于 0x10 处,其中显示的是 32 位字“0000 0000 0000 0000 1111 01111010 0000”

位 0 = 0 - 针对存储器空间的请求

位 2:1 =“00”- 基址,位宽为 32 位

位 3 =“0”- 不可预取

位 31:4 = 0xF7C0(最低的 4 个位假定为 0,因为必须在字节和 Dword 边界上赋值)
注:如果该请求位宽为 64 位,那么下一个 D-Word 将包含上位内存地址,下一个 BAR 将为 BAR2。

0x14 - 此处是 BAR1 地址,但由于全部为 0,因此该器件仅含 1 个 BAR 选项

检查 PCIe 链路宽度

PCIe 宽度用于判定 PCIe 通道数。以下命令可便于查找“链路功能寄存器”中的“PCIe 链路宽度”信息,以及“链路状态寄存器”中协商的链路宽度。

检查 PCIe 速度

与用于检查 PCIe 链路宽度信息的命令类似,以下命令可提供有关 PCIe 速度的信息。

检查 PCIe 最大有效载荷大小 (MPS)

以下命令可提供“器件控制寄存器 (Device Control Register)”下的“最大有效载荷大小 (Max Payload Size)”值。

检查 PCIe 最大读取请求大小

列出所有 PCIe 器件

//setpci

setpci 命令可用于读取和写入配置寄存器。请参阅“setpci –help”以获取有关 setpci 功能的详细信息。

setpci 包含标准配置报头中的所有寄存器的名称。“setpci –dumpregs”命令可显示包含所有 PCI 寄存器和功能的列表,如下所示:

[root@localhost xilinx]# setpci --dumpregs
cap pos w name
00 W VENDOR_ID
02 W DEVICE_ID
04 W COMMAND
06 W STATUS
08 B REVISION
09 B CLASS_PROG
0a W CLASS_DEVICE
0c B CACHE_LINE_SIZE
0d B LATENCY_TIMER
0e B HEADER_TYPE
0f B BIST
10 L BASE_ADDRESS_0
14 L BASE_ADDRESS_1
18 L BASE_ADDRESS_2
1c L BASE_ADDRESS_3
20 L BASE_ADDRESS_4
24 L BASE_ADDRESS_5
28 L CARDBUS_CIS
2c L SUBSYSTEM_VENDOR_ID
2e W SUBSYSTEM_ID
30 L ROM_ADDRESS
3c B INTERRUPT_LINE
3d B INTERRUPT_PIN
3e B MIN_GNT
3f B MAX_LAT
18 B PRIMARY_BUS
19 B SECONDARY_BUS
1a B SUBORDINATE_BUS
1b B SEC_LATENCY_TIMER
1c B IO_BASE
1d B IO_LIMIT
1e W SEC_STATUS
20 W MEMORY_BASE
22 W MEMORY_LIMIT
24 W PREF_MEMORY_BASE
26 W PREF_MEMORY_LIMIT
28 L PREF_BASE_UPPER32
2c L PREF_LIMIT_UPPER32
30 W IO_BASE_UPPER16
32 W IO_LIMIT_UPPER16
38 L BRIDGE_ROM_ADDRESS
3e W BRIDGE_CONTROL
10 L CB_CARDBUS_BASE
14 W CB_CAPABILITIES
16 W CB_SEC_STATUS
18 B CB_BUS_NUMBER
19 B CB_CARDBUS_NUMBER
1a B CB_SUBORDINATE_BUS
1b B CB_CARDBUS_LATENCY
1c L CB_MEMORY_BASE_0
20 L CB_MEMORY_LIMIT_0
24 L CB_MEMORY_BASE_1
28 L CB_MEMORY_LIMIT_1
2c W CB_IO_BASE_0
2e W CB_IO_BASE_0_HI
30 W CB_IO_LIMIT_0
32 W CB_IO_LIMIT_0_HI
34 W CB_IO_BASE_1
36 W CB_IO_BASE_1_HI
38 W CB_IO_LIMIT_1
3a W CB_IO_LIMIT_1_HI
40 W CB_SUBSYSTEM_VENDOR_ID
42 W CB_SUBSYSTEM_ID
44 L CB_LEGACY_MODE_BASE
01 00 - CAP_PM
02 00 - CAP_AGP
03 00 - CAP_VPD
04 00 - CAP_SLOTID
05 00 - CAP_MSI
06 00 - CAP_CHSWP
07 00 - CAP_PCIX
08 00 - CAP_HT
09 00 - CAP_VNDR
0a 00 - CAP_DBG
0b 00 - CAP_CCRC
0c 00 - CAP_HOTPLUG
0d 00 - CAP_SSVID
0e 00 - CAP_AGP3
0f 00 - CAP_SECURE
10 00 - CAP_EXP
11 00 - CAP_MSIX
12 00 - CAP_SATA
13 00 - CAP_AF
0001 00 - ECAP_AER
0002 00 - ECAP_VC
0003 00 - ECAP_DSN
0004 00 - ECAP_PB
0005 00 - ECAP_RCLINK
0006 00 - ECAP_RCILINK
0007 00 - ECAP_RCECOLL
0008 00 - ECAP_MFVC
000a 00 - ECAP_RBCB
000b 00 - ECAP_VNDR
000d 00 - ECAP_ACS
000e 00 - ECAP_ARI
000f 00 - ECAP_ATS
0010 00 - ECAP_SRIOV

//识别 setpci 中的寄存器

以下是识别 setpci 命令中所使用的寄存器的各种方法。

使用十六进制地址

提供寄存器名称

对于属于 PCI 功能的一部分的寄存器,可通过功能名称来找到第一个寄存器。在 --dumpregs 输出中。查找以 `CAP_' 或 `ECAP_' 开头的名称。在此名称后可接 +offset 以向该地址添加偏移(十六进制值)。这样即可便于找到包含在已设置的相应功能寄存器内的寄存器。

宽度说明符(b、.w 或 .l)用于选择要读取或写入的字节数(1、2 或 4)。如果按名称来引用寄存器且该寄存器宽度已知,则可删除该说明符。

寄存器的所有名称和宽度说明符都区分大小写。

示例:

COMMAND

指向命令寄存器中的值。如果将其替换为 4.w,则将指向相同位置。

COMMAND.l

指向命令寄存器和状态寄存器的值。

VENDOR_ID+1.b

指向供应商 ID 寄存器的上位字节。

CAP_PM+2.w

对应于功耗管理功能的第二个字。

ECAP108.l

指向 ID 为 0x108 的扩展功能的第一个 32 位字。

setpci –s 24:00.0 04.w=6

要使 MSI 中断生效,必须在“PCIe 配置”中设置“总线主控制器启用 (Bus Master Enable)”位。以上命令可用于在命令寄存器中设置“总线主控制器启用”位。此示例中的“24:00.0”表示 BDF 编号。不同器件采用不同编号,且因系统而异。要找到正确的器件 BDF,请参阅对应 lspci 日志。

值为 6 表示当前设置的是“存储器启用 (Memory Enable)”位和“总线主控制器启用”位。

//setpci –s 24:00.0 4a.w=1

在 PCIe 配置空间内还必须启用 MSI 寄存器才能使 MSI 中断正常工作。在 UltraScale+ 器件中,它位于偏移 0x48 处(在 lspci 日志中也显示为 Capabilities: [48])。为此,请发出“PCIe 配置写入 (PCIe Configuration Write)”以将位 16(MSI 控制寄存器位 0)设为 1;以上命令可用于执行此操作。

执行以上命令后,可运行 lspci 命令。这样应可改为显示“MSI: Enable +”。

//setpci -s 01:00.0 82.b

以上命令用于从 UltraScale+ PCIe 端点器件的“链路状态寄存器”中执行读取

地址“82”表示 UltraScale+ 器件。请参阅 (PG213) 以查看详细表格。

//setpci -s 00:01.0 d0.b

以上命令用于从根端口 (Root Port) 的链路控制 2 寄存器中执行读取

在对应 lspci 日志中,链路功能基址为 a0,如下所示:

链路控制 2 寄存器偏移为“30”。将“a0”添加至“30”即可生成“d0”。“a0”地址表示根端口器件,如以上截屏中所示。此地址因使用的器件而异。对于使用 UltraScale+ 器件的根端口,功能地址起始位置为“70”,如下所示,而链路控制 2 寄存器偏移仍为“30”,即表示十进制值 48。

从 lspci 日志中还可读取基址值“70”,如下所示:

//setpci -s 00:01.0 d0.b=42

以上命令用于写入链路控制 2 寄存器,以将速度设置为 Gen2。

此处值“2”表示 Gen2,另一个位为“插槽时钟”,该位已启用,因此不发生更改。发出以上命令后,如果运行 lspci,那么寄存器中显示的速度值将更改为 Gen2。但这只是它再次执行链路训练时的训练目标速度。

要将链路速度更改为 Gen2,必须对链路进行重新训练。可通过执行以下所示命令来进行重新训练:

setpci -s 00:01.0 b0.b=62

更改 PCIe 最大读取请求大小

查询寄存器以避免覆盖其它属性。

setpci -s 04:00.0 78.w

将期望值写入寄存器。

setpci -s 04:00.0 78.w=2936

“最大读取请求”所在的“器件控制寄存器”的字节偏移针对 UltraScale+ 器件为 78h。该值对于其它器件可能发生改变。用户应查询相应的产品指南。下表来自 (PG213)。

责任编辑:xj

原文标题:开发者分享 | 使用 lspci 和 setpci 调试 PCIe 问题

文章出处:【微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCI
    PCI
    +关注

    关注

    5

    文章

    687

    浏览量

    133703
  • PCIe
    +关注

    关注

    16

    文章

    1424

    浏览量

    87581

原文标题:开发者分享 | 使用 lspci 和 setpci 调试 PCIe 问题

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    PCIe 5.0市场加速渗透,PCIe 6.0研发到来

    电子发烧友网报道(文/黄晶晶)PCIe 5.0作为新一代高速接口标准,其带宽大幅提升至32 GT/s,相较于PCIe 4.0翻了一番。这种高效的数据传输能力使得PCIe 5.0在处理高质量图像、游戏
    的头像 发表于 01-27 00:03 6257次阅读

    瑞萨RZ/T2H PCIe通信的调试方法

    本文阐述了RZ/T2H的PCIe外设作为EP,在Windows上做驱动开发、速率测试时,可能会遇到无法被Windows识别的问题。本文总结了一些调试方法和技巧,来排查问题原因和解决方法。
    的头像 发表于 11-20 16:53 4765次阅读
    瑞萨RZ/T2H <b class='flag-5'>PCIe</b>通信的<b class='flag-5'>调试</b>方法

    开发者必备,10 分钟搞定 RK3588 PCIE 拆分!

    前言:在嵌入式开发中,PCIe接口的灵活配置直接影响设备扩展能力与性能发挥。RK3588作为旗舰芯片,其PCIe拆分机制更是让硬件设计与软件调试拥有了更多可能性。今天这篇技术笔记,就带大家快速吃透
    的头像 发表于 11-13 08:31 1037次阅读
    开发者必备,10 分钟搞定 RK3588 <b class='flag-5'>PCIE</b> 拆分!

    PCIe 6.0 SSD主控芯片狂飙!PCIe 7.0规范到来!

      电子发烧友网综合报道,早在2022年1月,PCI-SIG 组织正式发布了 PCIe 6.0 标准,与 PCIe 5.0 相比带宽再次翻倍,达到64 GT / s。   PCIe 6.0×16
    的头像 发表于 09-07 05:41 7766次阅读
    <b class='flag-5'>PCIe</b> 6.0 SSD主控芯片狂飙!<b class='flag-5'>PCIe</b> 7.0规范到来!

    RK3588 PCIe设备识别失败?一招避坑“非法Class”陷阱

    前言:在RK3588平台开发过程中,你是否遇到过这样的窘境:明明PCIe总线上挂好了网卡模块,lspci能识别到芯片,可驱动就是加载失败,排查半天找不到关键问题?别慌!本文将带你一步步解决这个棘手
    的头像 发表于 08-29 08:32 1170次阅读
    RK3588 <b class='flag-5'>PCIe</b>设备识别失败?一招避坑“非法Class”陷阱

    嵌入式接口通识知识之PCIe接口

    1.1 基础概念PCIe的全称是Peripheral Component Interconnect Express,译为外设组件互连扩展总线,是一种高速串行计算机扩展总线标准,用于连接计算机
    发表于 08-21 16:51

    NVMe高速传输之摆脱XDMA设计17:PCIe加速模块设计

    PCIe加速模块负责实现PCIe传输层任务的处理,同时与NVMe层进行任务交互。PCIe加速模块按照请求发起方分为请求模块和应答模块。
    的头像 发表于 08-09 14:38 4591次阅读
    NVMe高速传输之摆脱XDMA设计17:<b class='flag-5'>PCIe</b>加速模块设计

    NVMe高速传输之摆脱XDMA设计17:PCIe加速模块设计

    PCIe加速模块负责实现PCIe传输层任务的处理,同时与NVMe层进行任务交互。如图1所示,PCIe加速模块按照请求发起方分为请求模块和应答模块。请求模块负责将内部请求事务转化为配置管理接口信号或
    发表于 08-07 18:57

    PCIe协议分析仪能测试哪些设备?

    PCIe协议分析仪能测试多种依赖PCIe总线进行高速数据传输的设备,其测试范围覆盖计算、存储、网络及异构计算等多个领域,具体设备类型及测试场景如下:一、核心计算设备 GPU(图形处理器) 测试
    发表于 07-25 14:09

    FPGA远程烧写bit文件和调试ILA指南

    在 FPGA 开发过程中,烧写bit文件和使用ILA进行调试是再常见不过的操作。但如果 FPGA 板卡被放在机房,或者通过PCIe插在服务器上,那么每次调试时我们都不得不带着笔记本电脑跑去机房或服务器旁,接上 JTAG 线后才能
    的头像 发表于 06-05 16:41 2033次阅读
    FPGA远程烧写bit文件和<b class='flag-5'>调试</b>ILA指南

    nvme IP开发之PCIe

    PCIe事务层 PCIe的事务层连接了PCIe设备核心与PCIe链路,这里主要基于PCIe事务层进行了深入讨论与分析。事务层采用TLP传输事
    发表于 05-18 00:48

    nvme IP开发之PCIe

    PCIe 体系结构 常见的PCIe总线系统结构如图1所示,其中主要包含三种设备,分别是根复合体(RootComplex,RC)、Switch 和终端设备(EndPoint,EP)。 图1 PCIe
    发表于 05-17 14:54

    Pcie Demo使用说明

    apt-get update sudo apt-get install qt6-qpa-plugin 如需在PC端查看PCIE设备,执行: sudo lspci -v 或者 sudo lspci -vv 设备ID 为1f7a:
    的头像 发表于 02-14 16:10 570次阅读
    <b class='flag-5'>Pcie</b> Demo使用说明

    PCIe插槽开始,ICY DOCK重塑 U.2/U.3 硬盘存储模式 #pcie #硬盘盒

    PCIe
    ICY DOCK硬盘盒
    发布于 :2025年01月17日 17:24:37