台积电开发3D芯片技术，首批客户AMD、谷歌
如今的高端半导体芯片越来越复杂，传统的封装技术已经无法满足，Intel、台积电、三星等纷纷研发了各种2.5D、3D封装技术，将不同IP模块以不同方式，整合封装在一颗芯片内，从而减低制造难度和成本。
来自日媒报道称，台积电正在位于中国台湾的苗栗市进行3D硅片制造技术的研发，预计2022年投产。
首批客户方面，并没有苹果，而是AMD和谷歌。
谷歌方面的产品可能是新一代TPU AI运算芯片，AMD的可能性就多了，CPU、GPU、APU、半定制SoC等都可以囊括。
其实，台积电今年已经开始大规模量产第六代CoWoS晶圆级芯片封装技术，是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行，属于2.5D封装技术。此前，AMD首发的HBM显存就是类似的2.5D方式，与GPU整合。
当然，Intel已经发布了自家的Foveros 3D封装，甚至可以将不同工艺、结构、用途的芯片像盖房子一样堆叠。
责任编辑：PSY
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
amd
+关注
关注
25文章
5708浏览量
140423 -
台积电
+关注
关注
44文章
5812浏览量
177058 -
3D
+关注
关注
9文章
3023浏览量
115580 -
谷歌
+关注
关注
27文章
6259浏览量
111984
发布评论请先 登录
相关推荐
热点推荐
台积电如何为 HPC 与 AI 时代的 2.5D/3D 先进封装重塑热管理
，材料体系也愈发复杂。在此背景下，台积电近期公开的多项专利勾勒出一 条清晰的技术路径：一方面重构 3DIC 封装结构，打造更高效且稳定的散热
台积电CoWoS平台微通道芯片封装液冷技术的演进路线
台积电在先进封装技术，特别是CoWoS（Chip on Wafer on Substrate）平台上的微通道芯片液冷
台积电Q3净利润4523亿元新台币 英伟达或取代苹果成台积电最大客户
39.1%，净利润创下纪录新高，台积电在上年同期净利润为3252.58亿新台币。 每股盈余为新台币17.44元，同比增加39.0%。 目前台积电
Cadence AI芯片与3D-IC设计流程支持台积公司N2和A16工艺技术
上市周期，以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA、3D-IC、IP 及光子学等领域展开了紧密合作，推出全球领先的半导体产品。
看点：台积电2纳米N2制程吸引超15家客户 英伟达拟向OpenAI投资1000亿美元
。 不单是苹果、联发科、高通的手机芯片将会采用台积电2nm制程，AMD、博通及谷歌、亚马逊等
MediaTek采用台积电2纳米制程开发芯片
MediaTek 今日宣布，MediaTek 首款采用台积电 2 纳米制程的旗舰系统单芯片（SoC）已成功完成设计流片（Tape out），成为首批
iTOF技术，多样化的3D视觉应用
视觉传感器对于机器信息获取至关重要，正在从二维（2D）发展到三维（3D），在某些方面模仿并超越人类的视觉能力，从而推动创新应用。3D 视觉解决方案大致分为立体视觉、结构光和飞行时间 （TOF）
发表于 09-05 07:24
台积电正面回应！日本芯片厂建设不受影响，仍将全速推进
近日，有关台积电放缓日本芯片制造设施投资的传闻引发业界关注。据《华尔街日报》援引知情人士消息，台积
TechWiz LCD 3D应用：挠曲电效用仿真
完成后在TechWiz LCD 3D中加载并进行相关参数设置
2.2在TechWiz LCD 3D软件中开启应用挠曲电效应的功能
2.3其它设置
液晶设置
电压条件设置
光学分析部分，添加偏振片
结果查看
3.1 V-T
发表于 05-14 08:55
西门子与台积电合作推动半导体设计与集成创新 包括台积电N3P N3C A14技术
西门子和台积电在现有 N3P 设计解决方案的基础上，进一步推进针对台积电 N
发表于 05-07 11:37
•1619次阅读
评论