台积电开发3D芯片技术，首批客户AMD、谷歌
如今的高端半导体芯片越来越复杂，传统的封装技术已经无法满足，Intel、台积电、三星等纷纷研发了各种2.5D、3D封装技术，将不同IP模块以不同方式，整合封装在一颗芯片内，从而减低制造难度和成本。
来自日媒报道称，台积电正在位于中国台湾的苗栗市进行3D硅片制造技术的研发，预计2022年投产。
首批客户方面，并没有苹果，而是AMD和谷歌。
谷歌方面的产品可能是新一代TPU AI运算芯片，AMD的可能性就多了，CPU、GPU、APU、半定制SoC等都可以囊括。
其实，台积电今年已经开始大规模量产第六代CoWoS晶圆级芯片封装技术，是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行，属于2.5D封装技术。此前，AMD首发的HBM显存就是类似的2.5D方式，与GPU整合。
当然，Intel已经发布了自家的Foveros 3D封装，甚至可以将不同工艺、结构、用途的芯片像盖房子一样堆叠。
责任编辑：PSY
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
amd
+关注
关注
25文章
5648浏览量
139041 -
台积电
+关注
关注
44文章
5787浏览量
174807 -
3D
+关注
关注
9文章
2992浏览量
113845 -
谷歌
+关注
关注
27文章
6245浏览量
110270
发布评论请先 登录
相关推荐
热点推荐
台积电CoWoS平台微通道芯片封装液冷技术的演进路线
台积电在先进封装技术，特别是CoWoS（Chip on Wafer on Substrate）平台上的微通道芯片液冷
Cadence AI芯片与3D-IC设计流程支持台积公司N2和A16工艺技术
上市周期，以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA、3D-IC、IP 及光子学等领域展开了紧密合作，推出全球领先的半导体产品。
看点：台积电2纳米N2制程吸引超15家客户 英伟达拟向OpenAI投资1000亿美元
。 不单是苹果、联发科、高通的手机芯片将会采用台积电2nm制程，AMD、博通及谷歌、亚马逊等
MediaTek采用台积电2纳米制程开发芯片
MediaTek 今日宣布，MediaTek 首款采用台积电 2 纳米制程的旗舰系统单芯片（SoC）已成功完成设计流片（Tape out），成为首批
iTOF技术，多样化的3D视觉应用
视觉传感器对于机器信息获取至关重要，正在从二维（2D）发展到三维（3D），在某些方面模仿并超越人类的视觉能力，从而推动创新应用。3D 视觉解决方案大致分为立体视觉、结构光和飞行时间 （TOF）
发表于 09-05 07:24
西门子与台积电合作推动半导体设计与集成创新 包括台积电N3P N3C A14技术
西门子和台积电在现有 N3P 设计解决方案的基础上，进一步推进针对台积电 N
发表于 05-07 11:37
•1268次阅读
台积电4nm芯片量产
据台湾《联合报》的消息，美国商务部长雷蒙多近日对英国路透社透露，台积电最近几周已开始在美国亚利桑那州厂为美国客户生产先进的4纳米芯片。雷蒙多
台积电亚利桑那州晶圆厂启动AMD与苹果芯片生产
中的至少一颗芯片，以及AMD Ryzen 9000系列CPU中的一款。 据悉，这三款芯片均采用了台积电
英伟达或成台积电最大客户，推动AI相关营收增长
，其对台积电的需求也将随之增加。预计到2025年，英伟达对台积电的贡献将显著提升，有望超越当前的最大客户苹果，成为
高通明年骁龙8 Elite 2芯片全数交由台积电代工
芯片代工伙伴。上一次高通选择三星代工，还要追溯到2021年的骁龙8第一代芯片，当时采用的是三星的4纳米制程。 据悉，台积电将为高通生产骁龙8
台积电熊本工厂正式量产
了重要一步。据悉，该工厂将生产日本国内最先进的12-28纳米制程逻辑芯片，供应给索尼等客户。这一制程技术在当前半导体市场中具有广泛的应用前景，对于提升日本半导体产业的竞争力具有重要意义。 台
台积电2nm工艺将量产，苹果iPhone成首批受益者
。然而，最新的供应链消息却透露了一个不同的方向。据悉，A19系列芯片将采用台积电的第三代3nm工艺(N3
台积电CoWoS封装A1技术介绍
进步，先进封装行业的未来非常活跃。简要回顾一下，目前有四大类先进封装。 3D = 有源硅堆叠在有源硅上——最著名的形式是利用台积电的 SoIC CoW 的
工商网监
评论