0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Zen3性能实测:6核堪比8核Zen2

工程师邓生 来源:快科技 作者:万南 2020-11-03 15:51 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

赶在11月5日上市前,Zen3首发四虎中最便宜的锐龙5 5600X,在Cinebench中的成绩曝光。

先看Cinebench R15,这颗锐龙5 5600X超频到了全核4.7GHz,最终单线程258cb,多线程2040cb。测试平台配置包括16GB DDR4-3200内存(C14时序)、华硕ROG Crosshair VIII HERO主板、电压1.256V。

取来Anandtech的数据做对比,锐龙5 5600X单线程居然超过了锐龙7 3700X(204cb+2112cb),多线程也几乎接近。

对比Intel 8核的酷睿i7-10700K,单线程217cb,多线程2005cb。至于锐龙5 3600XT和酷睿i5-10600K从,成绩就更低了,分别是210cb/1639cb和206cb/1428cb。

换言之,5600X比10600K单线程快了25%、多线程快了42%。相较上代Zen2架构的3600XT,单线程快了22%、多线程快了25%。

再看Cinebench R20,5600X单线程609分,多线程4746分。

而锐龙7 3700X是509/4836,酷睿i7-10700K是518/4870,锐龙5 3600XT是521/3719,酷睿i5-10600K是498/3570。

也就是说,5600X比10600K多线程快了33%、比3600X快了27%。

值得一提的是,锐龙5 5600X是Zen3首发CPU中最便宜的,国行建议零售价2129元。

责任编辑:PSY

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5647

    浏览量

    139027
  • AMD处理器
    +关注

    关注

    2

    文章

    60

    浏览量

    13694
  • 6核处理器
    +关注

    关注

    0

    文章

    2

    浏览量

    5958
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    实测2778MB/s,AMP间通信“快如闪电”,瑞芯微RK3576

    在多核异构SoC处理器中,间数据的传输带宽直接决定了系统整体性能。传统通信方案存在数据“ 拷贝开销大 ”、“ 带宽受限 ”等瓶颈,高效的间通信一直是开发者面临的挑战。 今天带大家看看RK3576
    的头像 发表于 12-04 14:14 45次阅读
    <b class='flag-5'>实测</b>2778MB/s,AMP<b class='flag-5'>核</b>间通信“快如闪电”,瑞芯微RK3576

    那么龙芯CPU性能如何呢?

    · ‌ 3A6000 ‌:采用LA464架构,48线程设计,实测单核性能与英特尔10代酷睿i3
    的头像 发表于 12-03 13:42 93次阅读

    VDMA IP简介

    VDMA端口信号 S_AXI_LITE:PS端可以通过AXI_LITE协议对IP进行控制; S_AXIS_S2MM:视频流(AXI STREAM)输入到IP的FIFO中
    发表于 10-28 06:14

    使用rk3568开发板,0\\1\\3运行linux,2运行hal,在0中怎么关闭2

    使用rk3568开发板,0\\\\1\\\\3运行linux,2运行hal,想在内核中通过smc指令完成核0对
    发表于 10-27 10:09

    进迭时空第三代高性能X200研发进展

    继X60和X100之后,进迭时空正在基于开源香山昆明湖架构研发第三代高性能处理器X200。与进迭时空的第二代高性能X100相,X200
    的头像 发表于 06-06 16:56 1135次阅读
    进迭时空第三代高<b class='flag-5'>性能</b><b class='flag-5'>核</b>X200研发进展

    紫光展锐4G旗舰性能之王智能穿戴平台W527登场 一大三小异构处理器架构

    W527产品亮点: 1、业界领先的一大三小异构处理器架构,性能体验凌驾同类产品; 2、12nm工艺制程,超微高集成3D SiP技术,PC
    的头像 发表于 06-03 16:44 8377次阅读
    紫光展锐4G旗舰<b class='flag-5'>性能</b>之王智能穿戴平台W527登场 一大<b class='flag-5'>核</b>三小<b class='flag-5'>核</b>异构处理器架构

    广汽科技日 | 全球首款ASIL-D 6RISC-V芯片重磅发布

    】ASIL-DRISC-V6MCU:作为双方合作的里程碑成果,矽力杰车规RISC-V6MCU以三大突破引领行业:1.超强性能-旗舰级高
    的头像 发表于 04-13 14:00 1465次阅读
    广汽科技日 | 全球首款ASIL-D <b class='flag-5'>6</b><b class='flag-5'>核</b>RISC-V芯片重磅发布

    RZT2H CR52双BOOT流程和例程代码分析

    RZT2H是多核处理器,启动时,需要一个“主”先启动,然后主根据规则,加载和启动其他内核。本文以T2H内部的CR52双为例,说明T
    的头像 发表于 04-03 17:14 2714次阅读
    RZT<b class='flag-5'>2</b>H CR52双<b class='flag-5'>核</b>BOOT流程和例程代码分析

    带四Arm Cortex-A57和四Arm Cortex-A53 CPU的RZ/G2H超高性能微处理器数据手册

    具有超高处理性能的四 Arm®Cortex®-A57(1.5GHz)和四 Arm Cortex-A53(1.2GHz)CPU,具有 3D 图形和4K 视频编码器 / 解码器。作为本
    的头像 发表于 03-12 17:59 1075次阅读
    带四<b class='flag-5'>核</b>Arm Cortex-A57和四<b class='flag-5'>核</b>Arm Cortex-A53 CPU的RZ/G<b class='flag-5'>2</b>H超高<b class='flag-5'>性能</b>微处理器数据手册

    STM32双H7间如何通信?

    STM32双H7间通信的方法,主要是CM7和CM4之间如何进行数据传递
    发表于 03-12 07:34

    M3 Ultra 苹果最强芯片 80 GPU,32 NPU

    设计(24 性能 + 8 能效),对比前代 M2 Ultra,多核性能提升 30%,单核
    的头像 发表于 03-10 10:42 4318次阅读
    M<b class='flag-5'>3</b> Ultra 苹果最强芯片 80 <b class='flag-5'>核</b> GPU,32 <b class='flag-5'>核</b> NPU

    CES 2025:AMD锐龙9000新品亮相,表现超Intel旗舰

    9950X3D 格外吸引眼球。它采用最新一代 Zen 5 架构,搭配 AMD 主导的游戏加速 X3D 技术,提供了 128MB 的 L3
    的头像 发表于 01-08 09:26 2835次阅读
    CES 2025:<b class='flag-5'>AMD</b>锐龙9000新品亮相,表现超Intel旗舰

    解析天玑8400全大架构,次旗舰CPU性能天花板再被抬高

    联发科发布的天玑 8400芯片,以突破性的全大设计在次旗舰市场脱颖而出,再次证明了其在高性能与高能效领域的技术实力。新一代的天玑 8400 不仅有着“同级无敌”的表现,更是向行业内的旗舰8系芯片
    的头像 发表于 12-26 15:02 1672次阅读
    解析天玑8400全大<b class='flag-5'>核</b>架构,次旗舰CPU<b class='flag-5'>性能</b>天花板再被抬高

    AMD EPYC嵌入式9004和8004系列处理器介绍

    AMD EPYC 嵌入式 9004 和 8004 系列处理器利用“Zen 4”与“Zen 4c”核心架构(采用 TSMC 5nm 工艺技术实现)的性能和效率优势,实现了全新的核心密度和
    的头像 发表于 12-18 15:57 2565次阅读
    <b class='flag-5'>AMD</b> EPYC嵌入式9004和8004系列处理器介绍

    AMD Zen 4处理器悄然禁用循环缓冲区

    近日,AMD在更新BIOS后,对Zen 4架构的处理器进行了一项未公开说明的更改:禁用了循环缓冲区(Loop Buffer)功能。这一变化引发了业界和用户的广泛关注。 循环缓冲区作为CPU前端的一个
    的头像 发表于 12-11 13:46 831次阅读