0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何减轻PCB杂散电容效应

PCB打样 2020-09-30 18:46 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

您是否曾经想过为什么某些PCBA电容器看上去与电池非常相似?盖子和电池的功能是否类似?实际上,它们在许多情况下执行相同的基本功能。也就是说,它们既存储又释放能量。那么,电容器和电池有什么区别?好问题。一方面,电容器将能量存储在电场中,而电池通常以化学方式存储能量。另一个区别是电子实际上流过电池。由于将由不同元素组成的阳极和阴极分隔开的电解化学物质,因此这是可能的。

相反,电流不应在内部流过电容器。因为导电板之间没有物理连接。尽管没有设计或制造电容器来促进内部电流流动,但在极板之间通常会有一定量的直流泄漏电流。电容器材料,温度和电压都会影响泄漏电流。该因素的重要性取决于电容的大小和应用。不论来源如何,在电子电路中使用电容器时,电荷耗散都是不希望的现实。

在设计和制造电路板时,不仅要考虑实际电容器的不良属性,而且还会出现不希望的寄生电容器。这个寄生电容效应会对您的董事会运作产生不利影响。在大多数情况下,这些影响无法完全缓解。但是,有些设计和制造技术可以缓解其中的大多数问题。在介绍这些降低方法之前,让我们首先定义主要的根源,即PCB杂散电容。

PCB杂散电容为何以及如何发生

在提及PCBA上的电子电路时,经常使用的术语是杂散电容。请注意,杂散电容可能存在于PCB上的导体之间,没有组件的预制电路板,PCBA,已安装组件的板之间以及组件封装(尤其是IC)内SMD元件套件。杂散电容通常可以与寄生电容互换使用。但是,寄生电容是指电容对电路工作有负面影响的事实。杂散电容更能说明不想要的电容如何发生。

每当彼此接近的两个或多个元素或材料处于不同的电势时,它们之间将存在杂散电容。如果是这样,只要带电的元素或材料之间存在路径,电场可能会“累积”或存储可能产生有害电流的能量。例如,考虑一个具有内部杂散电容的运算放大器

电容器主要用于电子电路中,以阻挡低频和直流信号并传递高频信号。后一种特性(电容器释放能量的速度是使用它们而不是使用速度较慢的电池的另一个原因)是为什么杂散电容对于高速电路来说是一个更重要的问题。对于导体,杂散电容会引入EMI或噪声,这些噪声或噪声会沿电线和电缆传播或转移到附近的相邻走线。通常不可能完全消除杂散电容。但是,有一些有效的方法可以缓解您的局面。

杂散电容的缓解技术

杂散电容是电子电路和电路板固有的那些物理属性之一。但是,效果可以实现下面列出的技术。

如何减少PCB杂散电容的影响

l移除内层接地层

由于接地层会由于邻近而增加与相邻导体的电容,因此删除内层接地层以增加距离会有所帮助,这将使电容效应最小化。这必须与最小化接地平面与信号平面相邻时获得的EMI的好处进行权衡。

l使用法拉第盾

法拉第屏蔽是放置在两条迹线之间以最小化它们之间的电容效应的接地迹线或平面,并且像其他屏蔽结构一样,它可以有效地减小杂散电容。

l增加相邻迹线之间的空间

另一种有效的缓解技术是增加相邻迹线之间的间距。随着电容随着距离的增加而减小,这是可以应用的非常好的方法。

l尽量减少使用过孔

通孔是使紧凑,复杂的PCB成为可能的关键要素。但是,过度使用可能会增加寄生电容问题。例如杂散电容。通过消除在没有连接的层上的过孔周围的环形环并最大程度地减少来自组件的过孔数量,可以减少这种PTH耦合。如BGA

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    396

    文章

    4907

    浏览量

    94050
  • PCB打样
    +关注

    关注

    17

    文章

    2977

    浏览量

    23333
  • 电路板打样
    +关注

    关注

    3

    文章

    375

    浏览量

    5032
  • 华秋DFM
    +关注

    关注

    20

    文章

    3512

    浏览量

    6145
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    什么是晶振的电容

    什么是晶振的电容?晶振的电容,也叫做寄生电容
    的头像 发表于 11-13 18:13 132次阅读
    什么是晶振的<b class='flag-5'>杂</b><b class='flag-5'>散</b><b class='flag-5'>电容</b>?

    IGBT功率模块动态测试中夹具电感的影响

    在IGBT功率模块的动态测试中,夹具的电感(Stray Inductance,Lσ)是影响测试结果准确性的核心因素。电感由测试夹具的layout、材料及连接方式引入,会导致开关
    的头像 发表于 06-04 15:07 1518次阅读
    IGBT功率模块动态测试中夹具<b class='flag-5'>杂</b><b class='flag-5'>散</b>电感的影响

    、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    电子发烧友网为你提供()无、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器相关产品参数、数据手册,更有无、50 MHz 至 2.1 GHz 单通道小数 N 分
    发表于 05-23 18:30
    无<b class='flag-5'>杂</b><b class='flag-5'>散</b>、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc

    电感对IGBT开关过程的影响(2)

    为验证对主回路电感效应的分析并考察不同电感量以及门极驱动情况下的实际情况,我们人为对Lp 大小进行了干预,其具体方法是在D 的阴极与电路PCB 之间(即Lp2 与Lc1之间)加入长
    的头像 发表于 04-28 14:08 1078次阅读
    <b class='flag-5'>杂</b><b class='flag-5'>散</b>电感对IGBT开关过程的影响(2)

    电感对IGBT开关过程的影响(1)

    的结构如主回路电感会影响IGBT的开关特性,进而影响开关损耗,任何对其开关性能的研究都必然建立在实验测试基础之上,并在实际设计中尽量优化以降低变流回路电感。
    的头像 发表于 04-22 10:30 1655次阅读
    <b class='flag-5'>杂</b><b class='flag-5'>散</b>电感对IGBT开关过程的影响(1)

    dac5682可能是在哪个环节产生的,应如何有效避免?

    240KHz左右出现较大信号,抑制在50dB左右,严重影响到后面的信号处理。 问题:该可能是在哪个环节产生的,应如何有效避免?
    发表于 02-14 06:49

    ads58c28正常工作时,改变输入信号的频率,会有一根信号与有用信号相向移动,为什么?

    配置各种测试模式,结果均正确,正常工作时,改变输入信号的频率,会有一根信号与有用信号相向移动, 输入ADC的信号是纯净的单音信号。 只在中频ADC输入处加一个纯净的单音信号,就在该节点探测
    发表于 02-12 08:12

    ads5407采集数据后有几个通道有很大的,为什么?

    采样率400msps,被测信号251M,252M,使能校准功能,ads5407采集数据后有几个通道有很大的,关闭校准后个别通道消失,使用matlab统计ADC输出的数据,发现
    发表于 01-09 07:04

    ADC10D1500采样数据的原因?

    系列FPGA读取ADC的量化数据,使用Matlab对数据做FFT,观察信号频谱,在750MHZ处有明显,该硬件电路板为个人设计电路板,现在找不到引起750M的原因,图片在附件
    发表于 01-08 07:22

    ADS5407较差的原因?

    的SFDR(无动态范围)比较差,只有40~50dbc,而官方手册上描述的SFDR在70dbc以上,我们做了以下措施: 修改了时钟输入端的匹配网络,前期ADS5407时钟输入信号特别差,如下图所示: 修改
    发表于 01-08 06:30

    使用ADC12D800RF在fs-2fin处有很强的,为什么?

    (大概-50dBfs左右),这个地方刚好是交错杂的两倍,但是跟交错杂好像没什么关系,在调des timing的时候,fs/2-fin处的交错杂
    发表于 01-02 06:17

    边带和开关的含义是什么?会对电路造成什么影响?

    我在看ADC供电部分的时候,看到边带和开关这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响? 谢谢大家了!!!!!
    发表于 12-31 06:32

    DAC3482存在怎么解决?

    当前DTRU产品中使用了DAC3482,故障率达到12%,从FPGA侧IQ数据到达DAC3482,从3482出口处测量到的信号,发现近端存在。具体见下图所示。 另外做了如下实验: 1、将
    发表于 12-16 06:23

    使用ADC12DJ3200做采样系统时,发现SFDR受限于交织,有什么方法降低Fs/2-Fin处的

    我在使用ADC12DJ3200做采样系统时,发现SFDR受限于交织,在开了前景校准和offset filtering后,Fs/4和Fs/2处的明显变小,但是Fs/2-Fin
    发表于 12-13 15:14

    LMX2595输出频率7.5-15GHz范围内偏移载波50Hz的地方有固定,幅度在58dBc左右,怎么解决?

    LMX2595输出频率7.5-15GHz范围内偏移载波50Hz的地方有固定,幅度在58dBc左右;不管是整数模式还是小数模式都有; 但是7.5GHZ以下则没有这个,但是它的
    发表于 12-12 06:14