0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

封装与晶圆制造都是芯片生产中不可或缺的环节

lhl545545 来源:MEMS 作者:MEMS 2020-06-17 09:30 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

据悉,台积电董事会近期通过了建设竹南先进封测厂的决定,选址为苗栗县竹南科学园区。该封测厂预计总投资额约合人民币716.2亿元,计划明年年中第一期产区运转。除了台积电,中芯国际也与长电科技联合设厂,布局晶圆级封装。台积电布局先进封装有何动机?晶圆大厂持续加码封装业,将对产业链上下游的竞合关系带来哪些影响?

引领晶圆级封装

台积电不仅仅是全球晶圆代工的龙头企业,也是晶圆级封装的引领者。经历了十年左右的布局,台积电已经形成了包括CoWoS(基片上晶圆封装)、InFO(集成扇出型封装)、SoIC(系统整合单晶片封装)在内的晶圆级系统整合平台。

台积电的封装技术聚焦于晶圆级封装方案,与一般意义上的封装相比,晶圆级封装最大的特点是“先封后切”。据应用材料介绍,晶圆级封装是在晶圆上封装芯片,而不是先将晶圆切割成单个芯片再进行封装。这种方案可实现更大的带宽、更高的速度、更高的可靠性以及更低的功耗。

CoWoS是台积电推出的第一批晶圆级封装产品,于2012年首次应用于28nm的FPGA封装。CoWoS能实现更密集的芯片堆叠,适用于连接密度高、封装尺寸较大的高性能计算市场。随着AI芯片的爆发,CoWoS成为台积电吸引高性能计算客户的有力武器,其衍生版本被应用于英伟达Pascal、Volta系列,AMD Vega,英特尔Spring Crest等芯片产品。

而InFO封装,是台积电在与三星的竞争中脱颖而出并夺得苹果大单的关键。InFO取消了载板使用,能满足智能手机芯片高接脚数和轻薄化的封装需求,后续版本则适用于更加广泛的场景。拓墣产业研究院指出,InFO-oS主要面向高性能计算领域,InFO-MS面向服务器及存储,而5G通信封装方面以InFO-AiP技术为主流。

在InFO、CoWoS的基础上,台积电继续深耕3D封装。在2019年6月举办的日本VLSI技术及电路研讨会上,台积电提出新型态SoIC封装,以进一步提升CPU/GPU处理器与存储器间的整体运算速度,预计在2021年实现量产。

台积电之所以能开展封装业务,甚至引领晶圆级封装的发展,有两个层面的原因。一方面,晶圆级封装强调与晶圆制造的配合,而台积电在晶圆制造有着长期的技术积累,有利于开发出符合需求的封装技术。同时,台积电本身的晶圆出产量,能支撑封装技术的用量,提升封装开发的投入产出比。另一方面,台积电基于龙头代工厂的地位,具有人才和资金优势。

“台积电以自身的业内地位,可以聚集全球最顶尖的封测人才,在开发财力上,也比一般的封测企业更有保证。”芯谋研究首席分析师顾文军向记者表示。

打造一站式服务

在2017年第四季度法说会上,台积电表示,其CoWoS用于HPC应用,尤其是AI、数据服务和网络领域,主要与16nm制程进行配套生产;InFO技术则主要用于智能手机芯片,而HPC与智能手机正是台积电2017年营收的两大来源,其中智能手机业务收入占比达到50%,HPC占比达到25%。

不难看出,台积电的封装布局属于晶圆代工的“配套业务”,主要目标是形成与其他晶圆代工厂商的差异化竞争。

“封装与晶圆制造都是芯片生产中不可或缺的环节。随着技术的发展演进,封装的重要性不断提升,已成为代工厂商的核心竞争力之一。”顾文军向《中国电子报》记者表示,“因此,台积电通过不断加大封装中靠近晶圆制造的工艺技术开发,以提供更完善的一站式解决方案。”

集邦咨询分析师王尊民向记者指出,台积电进军封测领域的原因,主要是希望延伸自己的先进制程技术,通过制造高阶CPU、GPU、FPGA芯片,并提供相应的封测流程,提供完整的“制造+封测”解决方案。

“虽然晶圆厂需额外支出封测等研发费用,但此方案却能有效吸引高阶芯片设计公司下单,实现‘制造为主,封测为辅’的商业模式。”王尊民说。

同时,在后摩尔时代,制程趋近极限,封装对于延续摩尔定律意义重大,越来越引起集成电路头部厂商的重视。

“摩尔定律的本质是单位面积集成更多的晶体管,随着摩尔定律放缓,厂商需要在封装上下功夫,通过堆叠或者其他方式在单位面积集成更多的晶体管。”Gartner研究副总裁盛陵海向记者表示。

“先进封测是未来半导体行业的增长点,市场前景广阔,加快推动先进封测布局更能赢得半导体市场的长期话语权。”赛迪智库高级分析师王若达向记者指出,“进入先进封测市场具有较高的资金、技术门槛,台积电企业凭借资金技术的多年积累,可以快速抢占市场。”

封测企业高阶市场被挤压

除了台积电,中芯国际也基于与长电科技的合作布局晶圆级封装。2014年,中芯国际与长电科技合资设立中芯长电,聚焦中段硅片制造和测试服务以及三维系统集成芯片业务。2019年,中芯长电发布了超宽频双极化的5G毫米波天线芯片晶圆级集成封装SmartAiP,实现了24GHz到43GHz超宽频信号收发,有助于进一步实现射频前端模组集成封装的能力。

“未来封测的发展方向可能不再局限于以往单独代工环节,而是与设计、材料、设备相结合的一体化解决方案,集成电路前后道工艺融合发展趋势日益明显。”王若达说。

头部厂商不断加强对晶圆级封装的布局,会不会影响晶圆与封装的竞合关系?

王若达表示,晶圆级封装的出现模糊了晶圆厂和封测厂之间的界限,代工企业开始挤压封测企业空间,并直接进驻高端封测。

盛陵海也指出,曾经封装厂和代工厂之间是完全分工的,但在高端场景上,晶圆厂不得不自行开发相应的晶圆级封装技术,封测厂要在高端场景保持相应的竞争力,也需要具备相应的工艺。

台积电等晶圆厂商在高阶市场与封测厂构成竞争,也对封测厂的技术研发能力和订单相应能力提出要求。

“台积电对于高阶封测的投入,将会压缩封测代工厂的小部分高阶市场。然而,于封测代工厂而言,主力市场仍在其他消费性电子产品中。封测厂商除了积极发展高阶封测技术以吸引客户外,巩固其他晶圆制造厂的订单来源,将更为重要。”王尊民说。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54440

    浏览量

    469414
  • 中芯国际
    +关注

    关注

    27

    文章

    1453

    浏览量

    68121
  • 晶圆
    +关注

    关注

    53

    文章

    5450

    浏览量

    132762
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    扇入型封装技术介绍

    扇入技术属于单芯片级或板级封装形式,常被用于制备级或面板级芯片尺寸
    的头像 发表于 03-09 16:06 693次阅读
    扇入型<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术介绍

    灵巧手何以灵巧?振必不可少!

    振虽小,却是成就灵巧之手不可或缺的关键。
    的头像 发表于 01-16 10:22 563次阅读

    封装良率提升方案:DW185半导体级低黏度助焊剂

    封装的隐藏痛点:助焊剂选择决定焊接质量在封装与先进互连工艺中,焊点问题往往并不出现在
    的头像 发表于 01-10 10:01 380次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>良率提升方案:DW185半导体级低黏度<b class='flag-5'>晶</b><b class='flag-5'>圆</b>助焊剂

    什么是切割与框架内贴片

    在半导体制造的精密工艺链条中,芯片切割作为封装的关键环节,其技术演进与设备精度直接关系到
    的头像 发表于 11-05 17:06 2202次阅读
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圆</b>切割与框架内贴片

    制造过程中哪些环节最易受污染

    制造过程中,多个关键工艺环节都极易受到污染,这些污染源可能来自环境、设备、材料或人体接触等。以下是最易受污染的环节及其具体原因和影响:
    的头像 发表于 10-21 14:28 1482次阅读

    芯片引脚成型与整形:电子制造不可或缺的两种精密工艺

    、工艺流程:定位制造链的不同环节二者的分工,清晰地体现在生产链条的不同节点上: 成型设备位于制造前端,通常紧随在芯片
    发表于 10-21 09:40

    EFEM搬运系统的技术解析与应用价值

    EFEM(设备前端模块)搬运系统是半导体制造过程中不可或缺的关键设备,其主要作用是在超净环境下实现
    的头像 发表于 08-26 09:57 1127次阅读

    划片机在生物芯片制造中的高精度切割解决方案

    划片机(DicingSaw)在生物芯片制造中扮演着至关重要的角色,尤其是在实现高精度切割方面。生物
    的头像 发表于 07-28 16:10 1018次阅读
    划片机在生物<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>芯片</b><b class='flag-5'>制造</b>中的高精度切割解决方案

    制造中的WAT测试介绍

    Wafer Acceptance Test (WAT) 是制造中确保产品质量和可靠性的关键步骤。它通过对上关键参数的测量和分析,帮助
    的头像 发表于 07-17 11:43 3560次阅读

    边缘 TTV 测量的意义和影响

    摘要:本文探讨边缘 TTV 测量在半导体制造中的重要意义,分析其对芯片制造工艺、器件性能和生产
    的头像 发表于 06-14 09:42 892次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>边缘 TTV 测量的意义和影响

    半导体检测与直线电机的关系

    检测是指在制造完成后,对进行的一系列物理
    的头像 发表于 06-06 17:15 1033次阅读
    半导体<b class='flag-5'>晶</b><b class='flag-5'>圆</b>检测与直线电机的关系

    wafer厚度(THK)翘曲度(Warp)弯曲度(Bow)等数据测量的设备

    测量。 (2)系统覆盖衬底切磨抛,光刻/蚀刻后翘曲度检测,背面减薄厚度监测等关键工艺环节作为半导体工业的“地基”,其高纯度、单晶结构和大尺寸等特点,支撑了芯片的高性能与低成本
    发表于 05-28 16:12

    减薄对后续划切的影响

    前言在半导体制造的前段制程中,需要具备足够的厚度,以确保其在流片过程中的结构稳定性。尽管芯片功能层的制备仅涉及
    的头像 发表于 05-16 16:58 1638次阅读
    减薄对后续<b class='flag-5'>晶</b><b class='flag-5'>圆</b>划切的影响

    扇出型封装技术的工艺流程

    常规IC封装需经过将与IC封装基板焊接,再将IC基板焊接至普通PCB的复杂过程。与之不同,WLP基于IC
    的头像 发表于 05-14 11:08 3125次阅读
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圆</b>级<b class='flag-5'>封装</b>技术的工艺流程

    简单认识减薄技术

    英寸厚度约为670微米,8英寸厚度约为725微米,12英寸厚度约为775微米。尽管
    的头像 发表于 05-09 13:55 2999次阅读