​一种让芯片更安全的新技术即将面世

（文章来源：慧聪电子网）

最近，新加坡国 立大学（NUS）的一组研究人员开发了一种新颖的技术，该技术可以使物理上无法克隆的功能（Physically Unclonable Functions：PUF）以非常低的成本生成更安全，更独特的“指纹”。这使其即使在低端的SoC上，也能实现硬件安全性。传统上，PUF嵌入在多个商用芯片中，通过生成类似于单个指纹的密钥，将一个硅芯片与另一个硅芯片区别开来。这种技术可以防止硬件盗版，芯片伪造和物理攻击。

新加坡国立大学工程学院电气与计算机工程系的研究团队将硅芯片指纹识别技术提升到了一个新的水平，并取得了两项重大改进：第一，使PUF能够自我修复；其次，使他们能够自我掩饰。尽管在过去十年中出现了惊人的发展，但现有的PUF仍受制于有限的稳定性和周期性不正确的指纹识别。它们通常设计为独立电路，可为黑 客提供对芯片的明显物理攻击点。

传统上，这种不稳定性是通过过度设计来消除的，例如设计针对最 坏情况留有余地的纠错码，这会大大增加芯片成本和功耗。另外，在进行商业化之前，必须首先通过在非常广泛的环境条件下进行广泛的测试来识别并丢弃具有不稳定PUF的芯片，从而进一步增加了成本。

为了解决这些差距，NUS工程师团队引入了一种新颖的自适应技术，该技术使用片上传感器和机器学习算法来预测和检测PUF的不稳定性。这项技术可以智能地将校正的可调级别调整到必要的最 低水平，并产生更安全，稳定的PUF输出。反过来，这种新颖的方法将消耗降到了最 低，并且能够检测黑 客通常在物理攻击中利用的异常环境条件，例如温度，电压或噪声。

另一个好处是，通过缩小所需的测试用例，可以大大减少传统的测试负担和成本。这可以消除过度设计和不必要的设计成本，因为大部分测试工作可以委托给整个设备生命周期内可用的片上传感和智能功能。

“我们的方法利用片上感测和机器学习来实现PUF不稳定性事件的准确预测，检测和自适应抑制。这个能够在整个芯片生命周期内不发生稳定性下降的自我修复功能，可确保在最 高级别的情况下生成最 高级别安全的可靠密钥，同时避免了在最 坏情况下进行设计和测试的负担，即使这种情况很少发生，也不太可能发生。这降低了总体成本，缩短了上市时间，并减少了系统功耗，从而延长了电池寿命，领导绿色IC小组的MassimoAlioto教授与会，这是硬件安全性突破背后的幕后功臣。

在诸如物联网（IoT），可穿戴设备和可植入生物医学系统的传感器节点等非常低成本和低功耗的硅系统中，芯片设计和测试成本的降低是增强硬件安全性的关键。Alioto教授详细说明：“片上传感以及机器学习和自适应功能，使我们能够以更低的成本提高芯片安全性的门槛。因此，PUF可以部署在地球上的每个硅系统中，从而使硬件安全性民主化即使在严格的成本约束下也是如此。”

研究人员发明的PUF还具有首创的能力，可以完全浸入并隐藏在它们实际保护的数字逻辑中。这是通过PUF体系结构的大多数数字性质实现的，该结构允许与常规数字电路类似的数字标准单元的放置，路由和集成。由于商业软件设计工具支持的常规数字自动化设计方法可以应用于PUF设计，因此可以降低设计成本。

另外，PUF数字设计允许秘密密钥的生成散布在使用此类密钥的逻辑中，例如保护数据的加密单元和处理要加密的数据的微处理器。沉浸式逻辑方法将PUF标准单元分散在用于数字逻辑的单元中，从而“隐藏”或隐藏任何试图攻击特定芯片信号以物理重构密钥的黑 客明确的攻击点。

这种自我隐藏的能力使攻击强度提高了大约100倍。与传统的独立PUF数以万计相比，使用最 新工具将攻击典型芯片的成本也提高了数百万美元。通过国 家级“SOCure”研究计划，领 先的半导体公司（如台积电），教育部和新加坡国 家研究基金会为这项创新提供了支持。

国大研究团队将继续研究计算机架构，物理安全性和机器学习的融合，以开发下一代芯片上的安全系统。鉴于越来越普遍采用在芯片上检测和处理个人和敏感信息的系统，因此对隐私和信息安全的需求日益增长推动了这项技术创新。

该团队还致力于通过架构和安全原语与芯片上任何系统中普遍可用的电路的紧密物理协同集成来实现无处不在的超低成本硬件安全性，范围从逻辑，存储器，芯片内数据通讯和加速器。最 终，该团队的最 新突破有望在每个硅芯片的粒度上实现硬件安全性，即使在芯片上的各个子系统内也是如此。
（责任编辑：fqj）