台积电表示3nm工艺预计在2021年进入风险试产阶段 首发依然会是FinFET晶体管技术
尽管2020年全球半导体行业会因为疫情导致下滑，但台积电的业绩不降反升，掌握着7nm、5nm先进工艺的他们更受客户青睐。今天的财报会上，台积电也首次正式宣布3nm工艺详情，预定在2022年下半年量产。
台积电原本计划4月29日在美国举行技术论坛，正式公布3nm工艺详情，不过这个技术会议已经延期到8月份，今天的Q1财报会议上才首次对外公布3nm工艺的技术信息及进度。
台积电表示，3nm工艺研发符合预期，并没有受到疫情影响，预计在2021年进入风险试产阶段，2022年下半年量产。
在技术路线上，台积电评估多种选择后认为现行的FinFET工艺在成本及能效上更佳，所以3nm首发依然会是FinFET晶体管技术。
在3nm节点上，台积电最大的对手是三星，后者押注3nm节点翻身，所以进度及技术选择都很激进，将会淘汰FinFET晶体管直接使用GAA环绕栅极晶体管。
根据三星的信息，相较于7nm FinFET工艺，3nm工艺可以减少50%的能耗，增加30%的性能。
至于量产时间，三星之前计划在2021年量产，不过因为疫情影响，现在也推迟到了2022年，但没有明确是上半年还是下半年，他们与台积电谁能首发3nm工艺还没定论。
随着3nm工艺的临近，人类正在逼近硅基半导体的极限，此前台积电有信心将工艺推进到2nm甚至1nm，但还是纸面上的，相关技术并没有走出实验室呢。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
446文章
47700浏览量
408840 -
台积电
+关注
关注
43文章
5262浏览量
164768
发布评论请先 登录
相关推荐
在特殊类型晶体管的时候如何分析？
管子多用于集成放大电路中的电流源电路。
请问对于这种多发射极或多集电极的晶体管时候该如何分析？按照我的理解，在含有多发射极或多集电极的晶体管电路时，如果多发射极或多集电极的每一极分别接到独立的电源回路中
发表于 01-21 13:47
台积电3nm工艺预计2024年产量达80%
据悉，2024年台积电的第二代3nm工艺（称为N3E）有望得到更广泛运用。此前只有苹果有能力订购第一代N3B高端晶圆。经过解决工艺难题及提升产量后，台积电推出经济实惠的3nm版型，吸引
下一代晶体管有何不同
在经历了近十年和五个主要节点以及一系列半节点之后，半导体制造业将开始从 FinFET过渡到3nm技术节点上的全栅堆叠纳米片晶体管架构。 相对于Fin
将铜互连扩展到2nm的研究
晶体管尺寸在3nm时达到临界点，纳米片FET可能会取代finFET来满足性能、功耗、面积和成本目标。同样，正在评估2nm铜互连的重大架构变化，此举将重新配置向
全球首颗3nm电脑来了！苹果Mac电脑正式进入3nm时代
前两代M1和M2系列芯片均采用5nm制程工艺，而M3系列芯片的发布，标志着苹果Mac电脑正式进入3nm时代。 3nm利用先进的EUV（极紫外
发表于 11-07 12:39
•324次阅读
今日看点丨三星透露：已和大客户接洽2nm、1.4nm代工服务；广汽埃安 AION S Max 纯电轿车正式上市
，但在吸引高通、英伟达等大客户方面仍落后于台积电。 他表示，对客户来说，晶圆代工的“稳定性”是最重要的，因此客户在决定时需要花费可达2~3年的较长时间。但是三星在3nm以下的前沿半导体工艺中，有信心获得大客户青睐。Jeong
发表于 10-27 11:14
•758次阅读
三星披露下一代HBM3E内存性能
FinFET立体晶体管技术是Intel 22nm率先引用的，这些年一直是半导体制造工艺的根基，接下来在Intel 20A、台积电2
发表于 10-23 11:15
•308次阅读
什么是3nm工艺芯片？3nm工艺芯片意味着什么？
的大部分时间里，用于制造芯片的工艺节点的名称是由晶体管栅极长度的最小特征尺寸（以纳米为单位）或最小线宽来指定的。350nm工艺节点就是一个例子。
发表于 09-19 15:48
•5135次阅读
来看看“不约而同”的2nm时间轴进程
作为行业老大，台积电称将如期在2025年上线2nm工艺，2025年下半年进入量产。2nm可谓是台积电的一个重大节点，该工艺将采用纳米片
台积电的3nm工艺价格为每片19150美元
尽管英特尔的第14代酷睿尚未发布，但第15代酷睿（代号Arrow Lake）已经曝光。新的酷睿系列产品将改为酷睿Ultra系列，并使用台积电的3nm工艺，预计会有显著的性能提升。
一辆汽车需要哪些半导体器件？车规级芯片分类介绍
当finFET被提出时，相对于互连层而言，晶体管及相关逻辑单元制作工艺复杂度成比例增加。随着更多晶体管技术被提出，这一差别有望延续至5
发表于 06-16 14:56
•1494次阅读
深度解析imec 晶体管和工艺节点路线图
该路线图概述了标准 FinFET 晶体管将持续到 3nm，然后过渡到新的全栅 (GAA) 纳米片设计，该设计将在 2024 年进入大批量生产。Imec绘制了 2
发表于 06-14 09:31
•1026次阅读
Cadence 发布面向 TSMC 3nm 工艺的 112G-ELR SerDes IP 展示
Cadence 112G-ELR SerDes IP 系列产品的新成员。在后摩尔时代的趋势下，FinFET 晶体管的体积在 TSMC 3nm 工艺下进一步缩小，进一步采用系统级封装设
发表于 05-19 16:25
•802次阅读
工商网监
评论