三星推GAAFET技术 将基于它打造3nm芯片
由华人科学家胡正明教授发明的FinFET（鳍式场效应晶体管）预计在5nm节点之后走向终结，三星的方案是GAAFET（环绕栅极场效应晶体管）。
三星日前简要介绍了GAAFET中核心技术MCBFET（多桥沟道场效应晶体管），基于它打造的3nm芯片，相较于7nm FinFET，可以减少50%的能耗，增加30%的性能。
按照三星的说法，他们预计3nm晶体管的硅间距缩减45%之多。
据悉，MCBFET允许晶体管向上堆叠、并且自定义宽度，以适应低功耗或者高性能产品的不同要求。
另外，三星规划3nm量产的时间是2022年，这和上周的报道契合。推迟的原因主要是，EUV光刻机等关键设备在物流上的延迟。
至于台积电的3nm，据说第一代还是FinFET，总投资高达500亿美元，风险试产也推迟到了今年10月。
责任编辑：wv
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
462文章
53534浏览量
459038 -
三星电子
+关注
关注
34文章
15891浏览量
182874
发布评论请先 登录
相关推荐
热点推荐
【「AI芯片：科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术
%。至少将GAA纳米片提升几个工艺节点。
2、晶背供电技术
3、EUV光刻机与其他竞争技术
光刻技术是制造3nm、5
发表于 09-15 14:50
曝三星S26拿到全球2nm芯片首发权 三星获特斯拉千亿芯片代工大单
Performance Body-bias）方案的验证。Exynos 2600是全球首款2nm手机芯片。 如果三星Exynos 2600芯片测试进展顺利，
三星代工大变革：2nm全力冲刺，1.4nm量产延迟至2029年
在全球半导体代工领域的激烈竞争中，三星电子的战略动向一直备受瞩目。近期，有消息传出，三星代工业务在制程技术推进方面做出重大调整，原本计划于2027年量产的1.4nm制程工艺，
回收三星S21指纹排线 适用于三星系列指纹模组
深圳帝欧电子回收三星S21指纹排线，收购适用于三星S21指纹模组。回收三星指纹排线，收购三星指纹排线，全国高价回收三星指纹排线，专业求购指纹
发表于 05-19 10:05
三星在4nm逻辑芯片上实现40%以上的测试良率
较为激进的技术路线，以挽回局面。
4 月 18 日消息，据韩媒《ChosunBiz》当地时间 16 日报道，三星电子在其 4nm 制程 HBM4 内存逻辑芯片的初步测试生产中取得了40
发表于 04-18 10:52
千亿美元打水漂，传三星取消1.4nm晶圆代工工艺
次公开了 SF1.4（1.4nm 级别）工艺，原预计 2027 年实现量产。按照三星当时的说法，SF1.4 将纳米片的数量从 3 个增加到 4 个，有望显著改善
千亿美元打水漂，传三星取消1.4nm晶圆代工工艺
次公开了 SF1.4（1.4nm 级别）工艺，原预计 2027 年实现量产。按照三星当时的说法，SF1.4 将纳米片的数量从 3 个增加到 4 个，有望显著改善
三星2025年晶圆代工投资减半
工厂和华城S3工厂。尽管投资规模有所缩减，但三星在这两大工厂的项目推进上并未止步。 平泽P2工厂方面，三星计划将部分3nm生产线转换到更为先
三星电子1c nm内存开发良率里程碑推迟
据韩媒报道，三星电子已将其1c nm DRAM内存开发的良率里程碑时间推迟了半年。原本，三星计划在2024年底将1c nm制程DRAM的良率
三星1c nm DRAM开发良率里程碑延期
(High Bandwidth Memory 4)内存规划方面产生影响。 原本，三星电子计划在2024年12月前将1c nm制程DRAM的良率提升至70%，这是结束开发工作并进入量产阶段所必需的水平
三星重启1b nm DRAM设计，应对良率与性能挑战
近日，据韩媒最新报道，三星电子在面对其12nm级DRAM内存产品的良率和性能双重困境时，已于2024年底作出了重要决策。为了改善现状，三星决定在优化现有1b nm工艺的基础上，全面重新
消息称台积电3nm、5nm和CoWoS工艺涨价，即日起效！
）计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨，最高涨幅20% 其中，对3nm、5nm等先进制程
三星芯片代工新掌门：先进与成熟制程并重
制程与成熟制程的并重发展。他指出，当前三星代工部门最紧迫的任务是提升2nm产能的良率爬坡。这一举措显示了三星在先进制程技术领域的决心和实力。 同时，韩真晚也提到了
工商网监
评论