0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

正确的时序

亚德诺半导体 2019-10-15 17:29 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Frederik Dostal

ADI公司

许多模拟电路需要一种时钟信号,或者要求能在一定时间后执行某项任务。对于这样的应用,有各种各样适用的解决方案。对于简单的时序任务,可以使用标准的555电路。使用555电路和适当的外部组件,可以执行许多不同的任务。

然而,使用相当广泛的555定时器有一个缺点,就是设置不太精确。555定时器通过给外部电容充电和检测电压阈值来工作。这种电路很容易制作,但它的精度很大程度上取决于其电容的实际值。

晶体振荡器适用于精度要求较高的应用。它们的精度可能很高,但它们有一个缺点:可靠性。参与电气设备维修的人都知道,故障通常是由大型电解电容引起的。晶体振荡器是引起故障的第二大原因。

第三种测量时间长度或生成时钟信号的方法是使用一个简单的小型微控制器。当然,可供选择的器件数量繁多,且可以选择各自不同的优化方法。但是,这些器件需要编程,用户需要掌握一定的知识才能使用它;此外,由于其采用数字设计,在关键应用中使用时,必须非常小心谨慎。例如,如果微控制器发生故障,整个系统会出现问题。

除了这三种基本的时钟产生构建块之外,还有其他不太为人所知的替代方案。ADI公司提供的TimerBlox模块就是这样一种替代方案。它们是基于硅的时序模块,与微控制器不同,它们在运行中是完全模拟的,可以通过电阻进行调整。所以,它不需要软件编程,功能也非常可靠。图1对不同的TimerBlox模块进行了概述,且介绍了它们各自的基本功能。使用这些基本构建模块可以生成无数其他功能。

image.png

1.用于生成各种时序功能的TimerBlox电路。

与广泛使用的555定时器电路相比,TimerBlox电路不依赖外部电容充电。所有的设置都在电阻中完成,因此其功能更精确。精度可达到1%2%。晶体振荡器的精度更高,约为100倍,但随之而来的是各种缺点。

image.png

2.采用LTC6993 TimerBlox集成电路的包络检波器。

时序模块的应用非常多样化。ADI公司已经发布了许多示例电路。图2显示了一个包络检波器。几个快速脉冲结合在一起形成一个较长的脉冲。LTC6993-2的外部组件对于这个应用来说是最少的。电路中的电容只是一个支持电源电压的备用电容,对定时模块的精度没有影响。

其他有趣的应用还包括用于电源的多个开关稳压器的相移同步,或将扩频调制添加到具有同步输入的开关稳压器IC中。另一个典型的应用是部署指定的延迟,也就是定时器为特定的电路段提供延迟开启功能。

有许多不同的技术解决方案用于生成时钟信号和执行各种基于时间的任务。每种方案各有其优缺点。例如TimerBlox模块这样的硅振荡器,就因为使用可变电阻代替电容,所以具备易于使用、精度高、可靠性高等特点。

作者简介

Frederik Dostal曾就读于德国埃尔兰根-纽伦堡大学微电子学专业。他于2001年开始工作,涉足电源管理业务,曾担任多种应用工程师职位,并在亚利桑那州凤凰城工作了四年,负责开关模式电源。Frederik2009年加入ADI公司,担任欧洲分公司的电源管理技术专家。联系方式:frederik.dostal@analog.com

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    板子的差分时钟如何正确地转化为单端

    ,将输入信号设置为diff,即为差分含义 但是这种方法,最后通过约束之后得到的时序是有问题的。一种正确的解决方法如下 解决方法② 使用IBUFGDS原语,将差分时钟信号转为单端 如上设置,可以得到
    发表于 10-27 07:29

    工业现场的CCLink模块总线协议通讯:网关模块的应用价值

      关于CC-Link CC-Link,即配置时钟(Configuration Clock),是FPGA配置过程中的关键信号。 它主要用于同步配置数据的传输,确保数据在正确时序下被FPGA接收并存
    的头像 发表于 07-17 11:39 632次阅读
    工业现场的CCLink模块总线协议通讯:网关模块的应用价值

    欧/美标直流充电桩控制时序讲解

    直流充电桩控制时序
    的头像 发表于 06-30 09:22 1036次阅读
    欧/美标直流充电桩控制<b class='flag-5'>时序</b>讲解

    西门子再收购EDA公司 西门子宣布收购Excellicon公司 时序约束工具开发商

    精彩看点 此次收购将帮助系统级芯片 (SoC) 设计人员通过经市场检验的时序约束管理能力来加速设计,并提高功能约束和结构约束的正确性   西门子宣布 收购 Excellicon 公司 ,将该公司用于
    的头像 发表于 05-20 19:04 1296次阅读
    西门子再收购EDA公司  西门子宣布收购Excellicon公司  <b class='flag-5'>时序</b>约束工具开发商

    FPGA时序约束之设置时钟组

    Vivado中时序分析工具默认会分析设计中所有时钟相关的时序路径,除非时序约束中设置了时钟组或false路径。使用set_clock_groups命令可以使时序分析工具不分析时钟组中时
    的头像 发表于 04-23 09:50 987次阅读
    FPGA<b class='flag-5'>时序</b>约束之设置时钟组

    一文详解Vivado时序约束

    Vivado的时序约束是保存在xdc文件中,添加或创建设计的工程源文件后,需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件,创建约束文件有两种方式:Constraints Wizard和Edit T
    的头像 发表于 03-24 09:44 4435次阅读
    一文详解Vivado<b class='flag-5'>时序</b>约束

    在linux使用HUMMINGGBIRD Debugger Kit V2连接目标板上e203提示出错是怎么回事?

    ’t do that when your target is `exec’ “monitor” command not supported by this target 找不到目标板上的器件,底层跟踪如下各管脚时序如下: 请问一下大神们,正确
    发表于 03-07 16:32

    集成电路设计中静态时序分析介绍

    本文介绍了集成电路设计中静态时序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其优势和局限性。   静态时序分析(Static Timing
    的头像 发表于 02-19 09:46 1346次阅读

    使用DAC8728时,为什么一直不能得到正确的电压输出?

    ,比如输入0x2000,输出电压就已经达到最大值了,而实际上16位的DAC应该可以输入到0xFFFF,是什么导致这样的现象发生呢。我的USB,RSTEL信号选择任何一种组合,都不能按公式计算输出一个正确的电压值。 有可能是时序正确
    发表于 02-17 06:56

    ADS1198读ID的时候老是不正确,为什么?

    最近在弄ADS1198,读ID的时候老是不正确,按理说应该是0XB6,但是读出来的数据一直是0X5F,很明显不对。我都是严格按照ADS1198的读写时序写的,不知道是哪里出了问题,求大神指点,折腾了好几天了
    发表于 01-17 07:11

    ldc1000使用的具体时序是怎样的呢?

    ldc1000 evm,测得它的波形均是在上跳变接收数据和发送数据,这与ldc1000的芯片手册中的时序图不同,想问下您ldc1000的使用的具体时序是怎样的呢? 2.我最开始是使用pic16f887
    发表于 01-13 07:59

    DAC8728和DSP28335的XINTF接口时序不匹配怎么解决?

    DAC8728输出不了结果,不知道哪里出现了问题?DSP28335的XINTF0配置该如何配置?DAC8728的电路设计应该没有问题,因为我用GPIO口模拟时序来写DAC8728,能输出正确的结果,但那样耗时间。。。我估计还是时序
    发表于 01-10 06:07

    如何正确测试电源的纹波

    如何正确测试电源的纹波
    发表于 01-02 14:45 42次下载

    LM98640到底按照什么时序采集才能正确实现串转并?

    自制FPGA数据采集板,通过txtfrm和txtclk采集输出LVDS数据,怎么有错,因为输出时钟是个假320MHz(INCLK=40MHz),每个点只有7个时钟,差一个,到底按照什么时序采集才能正确实现串转并?
    发表于 12-25 07:38

    求助,关于dac8563中SYNC_N和LDAC时序问题求解

    能情况下写命令,使LDAC_N pin不使能 (4)LDAC_N pin不使能,则SYNC_N时序需考虑 不知道这理解是否正确
    发表于 12-20 06:19