台积电2nm工艺制程研发启动，预计2024年可实现投产

和以往间隔多年推出一代全新工艺制程不同，目前两大晶圆代工厂台积电及三星都改变了打法，一项重大工艺制程进行部分优化升级之后，就会以更小的数字命名。作为韩系芯片大厂龙头的三星在工艺制程方面非常激进，6nm、5nm、4nm、3nm 等都已势如破竹准备量产，而其对手台积电在较早前就宣布3nm制程发展相当顺利，后续的2nm工艺研发也开始启动，预计 2024年就能够投产。而目前Intel 10nm工艺制程才刚刚取得突破，目前看，Intel在制程工艺上是很难追的上台积电了。

尽管10nm以下芯片制造工艺的突破已经愈发艰难，但台积电作为芯片代工的领导企业并没有因此而放缓研发的步伐。在7月时已宣布3nm制程的开发进展顺利，并且已经与早期客户就技术定义进行了接触，预计3nm制程可进一步巩固台积电在行业的领导地位。

为了满足未来工艺制程的发展及投产，台积电董事会已批准拨款拓展新工艺制程研发与升级、新工厂建设与产能扩充等，投资额约65亿美元。另外由于7nm工艺产能已获AMD、苹果、华为、高通等多家大客户都积极采用，年底前将扩招 3000 人，并加速推进5nm工艺。

据了解，台积电3nm制程将会用上全新GAA（Gate-All-Around）技术，号称能降低使用能耗、且缩小面积，提高效能，启动2nm工艺的研发的工厂将设置在位于***新竹的南方科技园，预计最快研发周期为4年，将在2024 年投入生产。

在 2nm制程工艺正式研发成功之前，台积电将用5nm、3nm 制程工艺进行过渡，按照台积电公布的时间表，5nm制程工艺将于2019 - 2020年推出，而 3nm制程工艺将于 2021- 2022 年推出。