0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Litho路障威胁到40纳米以下的芯片生产

PCB线路板打样 来源:xx 2019-09-01 09:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

加利福尼亚州圣何塞 - 制造商设备供应商佳能公司的一位官员警告说,下一代平版印刷术(NGL)面临着新的障碍,可能会威胁到IC产业转向低于40纳米的芯片制造业。

Current 193在65纳米节点之后,-nm光学工具可能会碰壁,这促使人们需要65纳米及以上的新解决方案。浸入式光刻技术仍然是当前和“干燥”193纳米工具之后最有前途的技术,但评委会仍然不清楚该技术是否可以处理晶圆 - 大批量生产。

电子投影光刻(EPL)缺乏客户群,而极紫外(EUV)技术显然已经遇到了一个新的,无法预料的障碍 - 可行的光刻胶。

EUV应该在2009年之前投入生产32纳米节点。在EUV进入晶圆厂批量生产之前,该行业必须解决几个问题,最明显的是电源

在最近的日本EUV活动中,平版印刷者发现了一个新问题。 EUV“40nm以下的化学放大抗蚀剂图像是不可接受的,”光学设备供应商佳能(东京)的研究员Phil Ware周四(11月18日)在国际Sematech全球经济研讨会上发表演讲。

过去,EUV支持者声称目前的抗蚀剂适合生产。然而,Ware表示EUV将需要“更灵敏的抗蚀剂”,以便EUV工具处理低于40纳米的晶圆。 “这是业界必须克服的问题之一,”韦尔说。

“EUV看起来不确定,”他说。 “所有与EUV相同的问题仍然在列表中,尽管所有的资金都花在了这个行业。如果EUV没有来自32纳米节点,那将是22纳米的挑战。”

这并不是说其他NGL候选人都是扣篮,包括EPL。 “EPL有一个不同的问题:没有客户,”Ware说。

甚至还有一些关于沉浸式光刻的问题,这应该在2006年和2007年的时间框架内出现。虽然该行业看好沉浸,但该技术尚未在生产工厂生产晶圆。 “我们正在等待的是生命的证据,”他说。

沉浸似乎也有一些理论上的限制。有些人认为沉浸可以扩展到22纳米节点。 Ware指出,先进的193纳米浸没工具加上折射率为1.6的“调味水”,只能处理低至40纳米的晶圆。

“你还需要(解决方案)在30纳米,“他说。使用157纳米工具进行浸入可能超过40纳米,但该技术仍然缺乏合适的157纳米镜头材料。他说,没有可行的157纳米浸泡液体。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53535

    浏览量

    459137
  • EUV
    EUV
    +关注

    关注

    8

    文章

    614

    浏览量

    88527
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    在物联网设备面临的多种安全威胁中,数据传输安全威胁和设备身份安全威胁有何本质区别?

    在物联网设备面临的多种安全威胁中,数据传输安全威胁和设备身份安全威胁有何本质区别,实际应用中哪一种更难防范?
    发表于 11-18 06:41

    芯源半导体安全芯片技术原理

    可能被窃取、篡改或监听。例如,智能家居中的摄像头视频流若在传输过程中被截获,会侵犯用户隐私;工业物联网中设备的控制指令被篡改,可能导致生产事故。​ 设备身份安全威胁:攻击者可能伪造设备身份,非法接入物
    发表于 11-13 07:29

    如何在纳米级赛道上打造完美芯片?#半导体 #芯片

    芯片
    华林科纳半导体设备制造
    发布于 :2025年09月23日 15:23:19

    压电纳米定位系统如何重塑纳米压印精度边界

    的问题,还存在工艺复杂度大幅增加的瓶颈。而纳米压印技术凭借其在高分辨率加工、低成本生产以及高量产效率等方面的显著优势,正逐步成为下一代微纳制造领域的核心技术之一。 (注:图片来源于网络) 一、纳米压印:
    的头像 发表于 06-19 10:05 658次阅读
    压电<b class='flag-5'>纳米</b>定位系统如何重塑<b class='flag-5'>纳米</b>压印精度边界

    芯片制造中解耦等离子体氮化工艺流程

    在5纳米以下芯片制程中,晶体管栅极介质层的厚度已缩至1纳米以下(约5个原子层)。此时,传统二氧化硅(SiO₂)如同漏水的薄纱,电子隧穿导致
    的头像 发表于 06-12 14:11 2177次阅读
    <b class='flag-5'>芯片</b>制造中解耦等离子体氮化工艺流程

    超声波指纹模组灵敏度飞升!低温纳米烧结银浆立大功

    ,低温烧结过程相对简单,不需要复杂的高温设备和严格的高温环境控制,生产周期也相应缩短,提高了生产效率,使得企业能够在更短的时间内生产出更多的产品,满足市场需求 。 性能超群,实力 “圈粉” 低温
    发表于 05-22 10:26

    全球芯片产业进入2纳米竞争阶段:台积电率先实现量产!

    随着科技的不断进步,全球芯片产业正在进入一个全新的竞争阶段,2纳米制程技术的研发和量产成为了各大芯片制造商的主要目标。近期,台积电、三星、英特尔以及日本的Rapidus等公司纷纷加快了在2纳米
    的头像 发表于 03-25 11:25 1166次阅读
    全球<b class='flag-5'>芯片</b>产业进入2<b class='flag-5'>纳米</b>竞争阶段:台积电率先实现量产!

    纳米管在EUV光刻效率中的作用

    数值孔径 EUV 光刻中的微型化挑战 晶体管不断小型化,缩小至 3 纳米以下,这需要完美的执行和制造。在整个 21 世纪,这种令人难以置信的缩小趋势(从 90 纳米 7
    的头像 发表于 01-22 14:06 1032次阅读
    碳<b class='flag-5'>纳米</b>管在EUV光刻效率中的作用

    台积电美国工厂生产4纳米芯片

    近日,据最新报道,全球领先的半导体制造公司台积电已正式在美国亚利桑那州的工厂启动了先进的4纳米芯片生产。这一举措标志着台积电在美国市场的进一步拓展,也预示着全球半导体产业格局的深刻变化。 1月11
    的头像 发表于 01-13 14:42 876次阅读

    Rapidus携手博通推进2纳米芯片量产

    实力。 据悉,博通正在对Rapidus提供的2纳米芯片进行严格的良率和性能测试。若试产芯片能够满足博通的高标准要求,博通将考虑委托Rapidus进行大规模的高端芯片
    的头像 发表于 01-10 15:22 968次阅读

    纳米压印光刻技术旨在与极紫外光刻(EUV)竞争

    ,nanoimprint lithography),它能够绘制出小至14纳米的电路特征——使逻辑芯片达到与英特尔、超微半导体(AMD)和英伟达现正大量生产的处理器相当的水平。 纳米压印
    的头像 发表于 01-09 11:31 1125次阅读

    英伟达、高通或转单三星2纳米工艺

    近日,据SamMobile的最新消息,英伟达和高通两大芯片巨头正在考虑对其2纳米工艺芯片生产策略进行调整。具体来说,这两家公司正在评估将部分原计划在台积电
    的头像 发表于 01-06 10:47 646次阅读

    【「大话芯片制造」阅读体验】+ 芯片制造过程和生产工艺

    。 光刻则是在晶圆上“印刷”电路图案的关键环节,类似于在晶圆表面绘制半导体制造所需的详细平面图。光刻的精细度直接影响成品芯片的集成度,因此需要借助先进的光刻技术来实现。 刻蚀目的是去除多余氧化膜,仅
    发表于 12-30 18:15

    佳友实现150超低磁导率纳米晶磁环批量生产

    在800V电驱系统趋势下,纳米晶材料将逐步替代传统材料,佳友作为专业生产非晶纳米晶的磁性材料企业,在纳米晶领域将给我们带来什么惊喜? 纳米
    的头像 发表于 12-18 15:35 1418次阅读
    佳友实现150超低磁导率<b class='flag-5'>纳米</b>晶磁环批量<b class='flag-5'>生产</b>

    7纳米工艺面临的各种挑战与解决方案

    本文介绍了7纳米工艺面临的各种挑战与解决方案。 一、什么是7纳米工艺? 在谈论7纳米工艺之前,我们先了解一下“纳米”是什么意思。纳米(nm)
    的头像 发表于 12-17 11:32 2383次阅读