基于体系结构和基于流的DFT方法

基于架构和基于流的DFT方法
ASIC设计平均门数的增加迫使设计团队花费20％到50％的ASIC开发工作量测试相关的问题，以实现良好的测试覆盖率。虽然遵循设计测试规则被认为是一种良好的做法，但是与嵌入式RAM，多个时钟域，复位线和嵌入式知识产权的对抗可能会对设计进度产生重大影响。尽管处理了所有这些问题，但很少能实现100％的故障覆盖率。因此，ASIC设计经常以低于90％的故障覆盖率进入生产，导致不必要的器件缺陷率和板级下降。

基于流的方法

将结构插入设计进行扫描测试的第一步是用扫描触发器替换所有触发器。有时这是作为合成过程的一部分完成的，尽管它在历史上在流程的后期执行。插入扫描触发器允许对设计内的节点进行更高程度的控制，从而增加故障覆盖范围。然而，传统的扫描技术并未在设计中提供对用户网络的完全控制或观察，使许多结构未经测试。

最常见的各种扫描触发器在D输入之前包含多路复用器。这样可以在测试模式期间将数据移位到触发器中，或者可选地，在用户模式操作期间可以存储正常的逻辑信号。

传统的ASIC扫描测试通常需要以下内容：

有一个测试时钟，电路必须允许将其应用于所有扫描触发器。

在测试期间，所有触发器都处于测试模式。

在正常用户操作期间，所有触发器都处于正常模式。

请注意，在使用基于多路复用器的扫描触发器时，通常会在用户时钟的主路径中插入多路复用器，以允许在测试模式下将测试时钟传送到所有触发器。所有测试触发器同时处于测试模式。

设计测试规则

传统测试技术需要多种设计测试（DFT）规则，以提供足够的故障覆盖率和可接受的设备缺陷率。 （故障覆盖率是对特定设计中特定测试模式（向量）实际可检测到的可检测到的固定故障的百分比的度量。）不遵循DFT规则的结果是许多故障可以'使用传统的扫描方法进行测试，整体故障覆盖率受到很大影响。

为了使用扫描获得对可检测到的固定故障的合理覆盖，设计通常必须完全同步。因此，我们有第一个DFT规则。不幸的是，许多设计 - 特别是在网络和通信中 - 需要多个异步时钟，所以不可能不违反这个规则。此外，在追求速度的过程中，合成通常会产生重新收敛的冗余逻辑结构，这是另一种违规行为。

通常认可的DFT规则包括以下内容：

设计应与公共时钟完全同步。

在测试期间，必须从外部引脚禁用存储元件的异步输入。

只能使用专门设计用于支持自动测试模式生成的顺序库元素。有时会禁止使用负边沿触发的触发器。

不允许使用门控时钟。测试期间必须绕过它们。

不应使用内部三态总线;多路复用器是首选。

不允许组合逻辑循环。

不允许重新收敛冗余逻辑。

测试期间必须禁用外部总线。

包含各种测试方法的IP块之间的接口必须是完全可测试的。

自动测试

AutoTest的前提是，如果所有与测试相关的电路都嵌入在基本阵列中，则可以从ASIC开发过程中删除与测试相关的事项。嵌入式AutoTest电路不仅独立于用户设计定义，而且在用户设计已知之前制造。

由于AutoTest嵌入在ASIC的底层结构中，因此它的运行方式与传统的扫描测试完全不同。虽然用于传统ASIC的扫描测试方法要求设计中的所有扫描触发器同时处于测试模式，但AutoTest的操作顺序将导致某些模块处于测试模式，而其他模块处于正常模式任何特定的测试周期。 AutoTest ASIC中的功能模块包含“控制”和“观察”功能。这使得可以通过隔离单个模块和网络来测试制造，无论用户设计实现如何，无论DFT规则如何，都可以完全验证硅完整性。为此，需要一种新型模块。模块内的唯一Q_Cell包含“控制”和“观察”功能，并且还能够配置为组合逻辑，触发器或RAM。这意味着可以控制所有网络，无论它们是表示时钟还是设置/复位，以及它们是否是冗余结构或组合反馈环路的一部分。

四输入多路复用器类型单元（ P_Cell）用于大多数组合功能，或者与Q_Cell结合用于复杂功能，如全加器，而高驱动三态缓冲器可用于时钟树和数据树等功能，以及在诸如自动修复保持时间违规（在物理布局流程中自动执行）。

其他好处

AutoTest不仅能够同时捕获状态在设备内的所有信号中，它还能够恢复该状态，使得操作可以从任何任意初始条件开始。可以预先加载存储器和触发器以模拟错误或异常的电源状态。此功能对于诊断现场问题非常有用。

AutoTest是一种组合的软件和硬件测试方法，可以消除所有DFT规则，并始终在单元引脚级别提供100％的固定故障覆盖率。随着质量要求和设备复杂性的增加，这种覆盖变得越来越重要。 AutoTest已成功应用于100多种结构化ASIC设计，但其技术也可以在标准单元ASIC设计中实现。

Eric West是Lightspeed Semiconductor（加利福尼亚州桑尼维尔）的架构总监。）

审核编辑 黄宇