台积电工艺路线:7nm统治市场，5nm正在路上

在移动、HPC、AI和5G等需求推动下，7nm工艺制程成为了市场的香饽饽。而迄今为止这全部都是台积电的生意。

该公司总裁魏哲家在昨日的技术论坛上表示，台积电是全球第一家大规模量产7nm工艺的晶圆代工厂，现在市面上所有用7nm工艺制造的芯片，全部都是台积电生产的。从2018年量产以来，公司在7nm上面取得了重要的进展。

据介绍，迄今为止，台积电7nm已经获得了60个NTO(New Tape Out的缩写，也就是新产品流片)，在2019年这个数字也将会突破100个。这就带动了公司7nm产能的飙升。资料显示，2018年，台积电7nm的产能较之2017提升了一倍，2019年的产能更将比去年提升1.5倍。据透露，台积电7nm今年的产能将会等效于100万片12寸晶圆，这个工艺所占领公司的营收比例也越来越高。

台积电2019年Q1的营收分布(按照不同节点划分)

如上图所示，统计2019年Q1的财报我们可以看到，台积电7nm工艺的营收占比已经高达22%，这是台积电现有的节点中贡献最多的。而这个比例在去年前期不值一提。如果我们翻看台积电的财报，我们会发现，他们现在已经习惯于靠着先进工艺挖掘晶圆代工的第一桶金，这也是他们近年来所表现出来的一个明显特征。当然，这需要他们巨大的投入才能获得结果。

在7nm工艺之后，台积电推出了7nm+工艺，作为台积电首个使用EUV光刻技术的节点，台积电的7nm+的逻辑密度是前一代工艺(7nm)的1.2倍，在良率方面的表现和7nm相比也不分伯仲。根据他们的规划，这个工艺将会在2019年下半年投入量产。

在7nm和7nm+工艺之后，台积电推出了6nm工艺，按照台积电的说法，这个工艺将会在未来相当长的一段时间内扮演重要的角色。

从他们的介绍我们得知，得益于他们对7nm和应用在7nm+上的EUV的了解，他们隆重推出了这个能够获得更小die，将逻辑密度提升18%，同时还能减少制程复杂性，提升良率的工艺。据了解，这个工艺能够支持现有的7nm客户将其IP和设计直接转移到6nm工艺上，开发者不需要做任何的改变，使用之前用在7nm的设计flow和EDA就能直接生产。这个工艺在未来会成为7nm+和7nm的接任者，在台积电7nm规划中举足轻重，这个工艺也将会在2020年Q1试产。

在6nm之后，台积电还在技术论坛上提到了专门为移动和HPC应用优化的5nm工艺，据透露，通过创新设计，台积电将这一代工艺的逻辑密度，SRAM尺寸和模拟密度都提升了一个等级，这个工艺也在今年三月份进行了风险试产，公司预估在明年2月将量产5nm工艺，据台积电方面介绍，这将会是第一个使用High Mobility Channel FinFET的节点，届时他们也将成为全球第一个进入5nm的Foundry。

在5nm之后，台积电也规划了一个性能增强版的5nm+工艺。据介绍，这个工艺较之5nm将有7%的速度提升，15%的功耗降低。它将与5nm共用相同的设计规则。从台积电方面的介绍我们得知，他们预计这个工艺将会在2020年准备就绪。

谈到5nm+之后的工艺规划时候，台积电谈到了他们FinFET和纳米线等先进晶体管结构和High Mobility Channel、Ge和2D材料上的看法。他们同时还提到了创新low—k材料，在他们看来，这些将会是未来半导体工艺演进的关键支撑。