0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于On-chip ESD 资源的介绍和分析

弘模半导体 来源:djl 2019-09-08 11:03 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

静电防护是IC设计中不可缺失的一部分,一般来说,ESD在比较大的设计公司或者半导体厂都有自己的专属部门。然而,随着技术节点的推进,广泛的应用,ESD的问题越来越变得防不胜防。为了和国内设计公司和半导体厂实现双赢,本篇文章介绍一家专注于on-chip ESD资源的比利时公司Sofics,希望能够给大家参考,并且有机会合作,实现双赢。 公司的On-chip ESD IP覆盖了很多领域,比如 IOT, 硅光电汽车电子,医疗器械,高速电路SERDES,防辐射, SOI,FINFET, 超低功耗, 3DIC等等。 我们服务过的合作伙伴也是超过了80多家,平均每天有一个量产的产品公布。从下面的图中,大家可以看到,我们服务的客户主要集中在欧美,日本等等,中国目前的客户还是相对比较少。因此我们坚信,随着设计公司对产品的精益求精,国内会有越来越多的公司需要定制的ESD,因为私人定制的on-chip ESD 能给设计公司的产品,带来更多附加价值。

关于On-chip ESD 资源的介绍和分析

SOFICS的ESD私人定制解决方案,使特殊应用变为可能,产品性能得到提升,减少了产品的上市时间。至于具体的服务客户和工艺节点,可以参考下面两张图片。

关于On-chip ESD 资源的介绍和分析

关于On-chip ESD 资源的介绍和分析

因为对于不同的产品应用,接口,ESD 参数需求(HBM,CDM,MM)是千变万化的。半导体厂能解决80-90%客户的需求,但是对于高速界面,超高压的ESD,IO的超电压需求, 超低漏电的模拟界面等等,还是需要给出私人定制的方案。Sofics 的ESD解决方案,恰恰满足了这部分客户的私人定制需求。

关于On-chip ESD 资源的介绍和分析

很多朋友会疑问,采用SOFICS的ESD解决方案有什么优点吗,总的来说,因为有很多项目经验,成熟的解决方案,可以直接用到客户的产品中,让客户减少产品设计周期,使其保持在新产品,高性能方面的优势。同时,对于先进节点,公司的ESD也能在减少芯片面积,减少MASK等方面有独特的技术,帮助设计公司减少芯片费用。

关于On-chip ESD 资源的介绍和分析

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53550

    浏览量

    459275
  • 静电防护
    +关注

    关注

    11

    文章

    217

    浏览量

    48395
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    关于NFC镍锌铁氧体片的介绍

    关于NFC镍锌铁氧体片的介绍
    的头像 发表于 12-04 10:52 67次阅读
    <b class='flag-5'>关于</b>NFC镍锌铁氧体片的<b class='flag-5'>介绍</b>

    13保护器件ESD的VB VC IR IPP代表什么意思

    ESD
    上海雷卯电子
    发布于 :2025年10月26日 11:45:43

    ESD和EOS失效模式介绍

    ESD(Electro Static Discharge静电释放)与EOS(Electrical Over Stress 过度电性应力)都是与电压过应力有关的概念,但它们之间有明显的差异。
    的头像 发表于 10-23 14:13 784次阅读
    <b class='flag-5'>ESD</b>和EOS失效模式<b class='flag-5'>介绍</b>

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比

    【EMC标准分析】消费电子与汽车电子ESD测试标准差异对比
    的头像 发表于 09-09 17:32 813次阅读
    【EMC标准<b class='flag-5'>分析</b>】消费电子与汽车电子<b class='flag-5'>ESD</b>测试标准差异对比

    传感器走向“AI on-chip”与低功耗集成化

    、应用落地、行业挑战及未来趋势四方面综合分析: 一、AI on-chip的技术驱动与创新 存算一体架构突破瓶颈 冯·诺伊曼瓶颈的解决 :传统架构中数据在处理器与存储器间频繁搬运导致高功耗和延迟。存内计算(In-Memory Computing)通过直接在存储器中嵌入计算单
    的头像 发表于 07-16 20:41 2316次阅读

    Abrupt Junction Varactor Diode Chip skyworksinc

    电子发烧友网为你提供()Abrupt Junction Varactor Diode Chip相关产品参数、数据手册,更有Abrupt Junction Varactor Diode Chip的引脚
    发表于 07-09 18:34
    Abrupt Junction Varactor Diode <b class='flag-5'>Chip</b> skyworksinc

    【干货】ESD如何选型

    本资料详细介绍ESD选型,纯正干货,需要的自取。 ESD(Electro-Static discharge)的意思是“静电释放”。ESD 是 20 世纪中期以来形 成的以研究静电的
    发表于 05-29 15:01

    ESD技术文档:芯片级ESD与系统级ESD测试标准介绍和差异分析

    ESD技术文档:芯片级ESD与系统级ESD测试标准介绍和差异分析
    的头像 发表于 05-15 14:25 4036次阅读
    <b class='flag-5'>ESD</b>技术文档:芯片级<b class='flag-5'>ESD</b>与系统级<b class='flag-5'>ESD</b>测试标准<b class='flag-5'>介绍</b>和差异<b class='flag-5'>分析</b>

    概伦电子芯片级HBM静电防护分析平台ESDi介绍

    ESDi平台是一款先进的芯片级ESD(静电防护)验证平台,为设计流程的各个阶段提供定制化解决方案。该平台包括原理图级HBM(人体模型)检查工具ESDi-SC,芯片级HBM检查工具ESD
    的头像 发表于 04-22 10:25 915次阅读
    概伦电子芯片级HBM静电防护<b class='flag-5'>分析</b>平台<b class='flag-5'>ESD</b>i<b class='flag-5'>介绍</b>

    Diodes公司PCIe 6.0时钟缓冲器介绍

    PI6CB3320xxA 系列为 PCIe 6.0 时钟缓冲器,具有 20、16、13、12、8 和 4 通道低功耗 HCSL 输出,具有 85Ω或 100Ω输出阻抗的片上终端 (On-Chip Termination)。
    的头像 发表于 04-10 15:49 897次阅读
    Diodes公司PCIe 6.0时钟缓冲器<b class='flag-5'>介绍</b>

    ESD二极管不导电原因分析及解决方案

    释放至地线。但在一些应用场合中,ESD二极管可能会出现“不导电”的现象,导致保护失效。本文将分析ESD二极管不导电的原因,并提出解决方案。1.反向击穿电压过高ESD
    的头像 发表于 02-06 11:58 1165次阅读
    <b class='flag-5'>ESD</b>二极管不导电原因<b class='flag-5'>分析</b>及解决方案

    ESD对于电子器件的破坏机理分析

    详细分析ESD对电子器件的破坏机理及其后果。1.ESD破坏的基本机理ESD破坏通常是由瞬态高压和大电流引发,主要通过以下几种方式对电子器件造成影响:1.1热破坏ES
    的头像 发表于 01-14 10:24 2551次阅读
    <b class='flag-5'>ESD</b>对于电子器件的破坏机理<b class='flag-5'>分析</b>

    集成电路电磁兼容性及应对措施相关分析(三)集成电路ESD 测试与分析

    测量对于确定IC的EMC特性是必要的。只有准确了解IC的EMC特性,才能在生产前采取有效的预防措施,提高产品的抗ESD能力和EMC性能,避免后期因ESD干扰导致的产品故障和成本增加等问题集成电路ESD测试与
    的头像 发表于 12-23 09:53 1362次阅读
    集成电路电磁兼容性及应对措施相关<b class='flag-5'>分析</b>(三)集成电路<b class='flag-5'>ESD</b> 测试与<b class='flag-5'>分析</b>

    集成电路电磁兼容性及应对措施相关分析(三)—集成电路ESD 测试与分析

    和成本增加等问题 。 三、集成电路ESD 测试与分析 1、测试环境与电场产生 图5 使用 ESD 发生器的测量设置l 测试环境,集成电路(IC)被放置在一个由接地平面、隔离垫圈环和场源形 成的屏蔽空间内。接地平面:可起到接地保护
    的头像 发表于 12-20 09:14 1112次阅读
    集成电路电磁兼容性及应对措施相关<b class='flag-5'>分析</b>(三)—集成电路<b class='flag-5'>ESD</b> 测试与<b class='flag-5'>分析</b>