单粒子效应和纠错 - FinFET存储器的设计挑战以及测试和修复方法

　　单粒子效应和纠错

　　不仅会发生可预测的错误，间歇性的软性错误也会发生。间歇性软性错误不需要用内建冗余性修复。它们一般是高能粒子引起的。随着位单元在较小的制程节点中靠得越来越近，单粒子效应（SEE）可能会影响不止一位，而多位缺陷必须检测并纠正。

　　为了应对此类错误，STAR存储器系统包含一个ECC编译器。该编译器不仅提供“经典”存储器ECC（一般允许检测多位错误），而且还能处理一位纠错。另一方面，该ECC编译器还能处理多位纠错。STAR存储器系统ECC编译器定义了相关的存储器配置，用ECC存储器取代了存储器（当然，它比需要的数据更宽：一个32位存储器的宽度约为40位）。然后用所有系统测试和修复逻辑包装该存储器。

　　

　　图14：3D-IC中的外部存储器测试

　　外部DRAM或memory-on-logic呈现出一组新的挑战。利用硅通孔（TSV）或其他方法，DRAM的物理位置处在芯片上方，如图14所示。不过，外界不可以直接访问存储器，或者至少没有达到测试它们所需要的性能。如果它们使用高速接口的话（如DDR4、JEDEC Wide I/O或Micron的混合存储器立方体），测试工具无法轻易地拦截存储器与逻辑芯片之间的信号。相反，坐落在SoC上能够与芯片之外的DRAM交互的引擎则能以需要的高速度驱动这些接口。就像使用片上存储器一样，使用外部DRAM的SoC必须找出哪个存储器、哪一位或者芯片堆叠中的哪个互联失效及失效原因。STAR存储器系统能够满足这个要求并经常对其进行修复。

　　STAR层次化系统

　　所有FinFET SoC都包括存储器之外的其他模块。它们会有其他混合信号IP，如PCIe、USB、DDR、PLL等。所有这些接口都需要自测试，很多情况下，故障需要检测和维修。对快速I/O接口来说，维修意味着调整、校准和组帧。有些接口IP本身就包含存储器，使得测试和维修更加复杂化。这种复杂系统需要象STAR层次化系统（如图15所示）这样的全面测试和维修基础架构。

　　

　　图15：DesignWare STAR层次化系统

　　STAR层次化系统是对STAR存储器系统的补充，可以测试、调试和纠正混合信号非存储器IP。作为一种层次化解决方案，STAR层次化系统能从次芯片级直至整个SoC取得IP及其测试向量，创建存取访问和接口，并在下一个级别上建立测试向量。

　　小结

　　如今Synopsys全面支持各种制程节点，包括14nm和16nm FinFET，而在10nm和7nm工艺上的工作也正在进行之中。利用从这些制程节点的测试芯片中获得的知识，STAR存储器系统的各项创新将继续提高针对嵌入式存储器的测试和诊断能力，同时增加了优化SoC良率的功能。

　　Synopsys还提供了STAR层次化系统，通过利用任何现有标准互连（如IEEE 1500）以及TAP控制器全面测试各种其他

　　混合信号和接口IP。

　　作者：Yervant Zorian博士，首席架构师兼研究员Synopsys