图腾柱PFC电路中的SiC FET可以实现承诺的效率增益

互联网不知道是谁首先创造了“无桥图腾柱功率因数校正阶段”一词，但它一定是在异想天开和灵感的时刻发明和命名的——在 AC/DC 电源中，该电路可以实现功率因数校正，并通过消除对线路交流桥式整流器的需求，在低线路时有效地将效率提高多达 2%。让我们进一步研究它，并将其称为“TPPFC”，以将字符数保持在范围内。

需要理想的开关

TPPFC架构在2011年左右首次展示，采用理想开关和低损耗磁性元件，理论上该电路的效率可以接近100%。不过，这是一个更早的想法，因为高频升压开关的半导体还不够“理想”，至少直到最近。问题在于导通损耗和开关损耗之间的权衡——为了降低导通电阻和导通损耗，需要更大的有效芯片面积，但这会导致更高的器件电容和更高的动态损耗。还有一个问题是，TPPFC必须在中等功率水平的“硬开关”连续导通模式下工作，以保持峰值电流可控，这需要恢复开关体二极管中存储的电荷。当使用硅MOSFET时，电荷很大，由此产生的耗散足够高，使得电路不值得任何小的净增益，特别是当考虑到开关驱动和控制的成本和复杂性时。

我们正在通过宽带隙半导体实现这一目标

不过，2%的理论效率增益很有吸引力 - 诸如“80+ Titanium”之类的服务器效率标准要求在4VAC和230%负载下的AC/DC电源中端到端总共只有50%的损耗。由于通常将2%分配给交流前端，因此必须使用新技术重新审视TPPFC以提升其性能，并且使用宽带隙开关，情况发生了变化。碳化硅和氮化镓是候选者，虽然与硅相比，SiC MOSFET的反向恢复率降低了80%，但GaN实际上没有。输出电容也低于硅MOSFET，因为在相同电压等级下，WBG芯片通常小于硅。这是WBG材料具有更高临界电场的直接结果，WBG材料处理相同的峰值电压，具有更薄，更重的掺杂电压支持区域，从而具有较低的导通电阻。SiC和GaN的低损耗优势可以用品质因数R来概括DS（开启）x A 和 RDS（开启）x E开放源码软件，第一个表示导通电阻和芯片面积之间的权衡，第二个表示导通电阻和由于输出电容而造成的开关能量损失之间的权衡。

WBG器件使TPPFC级变得可行，该电路现在很常见，但花园里的一切都不是乐观的，因为SiC和GaN的这些主要优势隐藏了一些实际实施困难。SiC MOSFET的恢复电荷肯定很低，但体二极管的正向压降非常高，增加了一些损耗。栅极驱动对阈值迟滞和可变性也很敏感，推荐的完全增强高电压危险地接近绝对最大值。相反，GaN器件具有低栅极阈值电压，存在开关瞬变的杂散和灾难性导通风险。这可以通过负的关驱动电压来缓解，但是当器件在通道增强之前反向导通时，这会导致电压降过大，从而增加损耗。GaN也仍然相对昂贵。

碳化硅场效应晶体管 – 尽善尽美

不过，还有另一种选择，半导体制造商几十年来一直知道将高压开关与低压类型相结合的“级联”技术，以在传导和开关损耗方面获得优势。在其宽带隙化身中，常导的SiC JFET与低压硅MOSFET配对，以产生常关的器件，具有非关键栅极驱动，低损耗体二极管和WBG器件的所有优点。UnitedSiC 可将其作为“SiC FET”提供，能够以非常小的芯片尺寸快速切换，从而实现低电容和低动态损耗。JFET可有效设置传导损耗，其简单的垂直结构可实现低导通电阻，即使芯片尺寸较小。好处的证明就在这些品质因数中。图 1 显示了 750V 碳化硅 FET 如何与 650V 碳化硅 MOSFET 抗衡。

图1.碳化硅 FET 在关键品质因数方面优于碳化硅 MOSFET

图腾柱PFC电路中的SiC FET不仅可以实现承诺的效率增益，而且易于实现。可以说，拓扑结构和 SiC FET 开关的组合是“图腾”——象征着可实现的最佳目标。

审核编辑：郭婷