单脉冲电压正向峰值保持电路
电路的功能
这是一种保持模拟信号电
2010-05-05 12:02:12
3617 
本篇主要介绍逻辑互连中的一些具有特殊功能的互连。这些特殊功能包括总线保持、串联阻尼电阻、热插拔等。 1、总线保持(Bus Hold) 假设初始状态为输入端和输出端均为高电平，反馈电路没有电流
2020-12-20 12:02:065933 
二进制中的两个数字0和1称为位(bit, 是二进制数字binary digit的缩写)。在数字电路中，使用两个不同的电平表示这两个位。一般情况下，1 用高电平表示，0用低电平表示，这种逻辑体制称为正逻辑。
2024-02-04 16:54:09462 
双向逻辑电平转换器是一种电子器件，用于在不同电压逻辑电平之间进行转换。它可以将一个逻辑电平转换为另一个逻辑电平，从而确保在不同电压环境下的设备之间能够正常通信和协作。
2024-02-19 16:54:00465 
各位大侠，现在需要检测保持一个几十ns的脉冲峰值，峰值大概在10mV左右（如果太小可以增大到几百mV），如下图所示。目前看了使用比较器的高速峰值保持电路，请问使用该电路能达到10ns的峰值检测保持吗？器件该怎么选择？或者有没有使用峰值检波IC或者其他的方案可以选择？希望各位指教。
2016-11-01 19:47:06
小弟最近正在搞一个高速窄脉冲峰值保持的电路，信号的上升沿>2ns，峰值在1V到2V之间，根据资料搭出了一个电路，但是峰值保持的电压不对，不知道问题出在哪里。现在问题是上升沿为5ns时，峰值1V
2015-12-15 20:32:20
想要保持探测器输入的窄脉冲信号的峰值，输入脉冲宽度大概10ns，重频几十Hz，要实现峰值保持时间为几毫秒，该使用哪种峰值保持电路设计，电压型峰值保持电路能达到要求吗？
2016-07-28 16:48:45
在网上找到了一个峰值保持LED电平表的图纸，但用万能板做了个就是没能正常工作，如下图，希望哪个高手能指点下图纸有没有错误
2018-02-25 17:26:58
正峰值检波AGC电路
2009-09-11 00:48:43
，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。 ：TTL和CMOS器件的功能分类按功能进行划分，逻辑器件可以大概分为以下几类： 门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁
2009-04-12 12:03:33
必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。对于一般的逻辑电平，以上参数的关系如下
2008-06-24 09:38:52
逻辑电平转换说明自从TTL和5V的COMS成为逻辑电路的主导标准以来，电子设计已发生了相当大的改变。现代电子系统日益增加的复杂性导致了低电压逻辑的产生，但同时又引起在一个系统内部输入输出逻辑电平不
2009-10-24 13:43:45
`LCD单色液晶屏通常有正显、负显2种显示类型，我们下面以段码屏为例，为大家介绍下这2种显示类型的区别：1、正显所谓正显就是显示内容的颜色要深于背景颜色，如黄绿底黑字（黄绿屏）灰白底黑字（FSTN
2019-03-02 14:19:34
PIN模块：如果选择正或负，IOC总是设置为两者。注意：如果使用PLL，系统时钟给出大于推荐值（20MHz）的警告。
2020-05-04 18:19:59
最近做峰值保持电电路，用了一个峰值保持芯片PKD01发现峰值保不住，输出到Vmax后会慢慢下降，我并没有发复位信号。
2014-09-04 08:44:10
在屏幕上的位置移动问题。在电视系统中，采用钳位电路将全电视信号的同步脉冲顶部保持在固定电压，以克服直流分量损耗或干扰引起的电平波动，从而实现同步信号的分离。一个简单的钳位电路由电容器、二极管、电阻器等组成
2023-02-07 16:02:32
最近看了不少关了这种电路的图，其中好几个都选择的是有极电解电容但我很奇怪的是，如果选择有极电容时候，就比如右半边来说，到底选择左正右负？还是左负右正呢？因为刚开始时候电流走向是1的线路，也说是需要左
2020-01-23 18:50:38
本帖最后由 gk320830 于 2015-3-9 15:55 编辑
本例中的电路可将负脉冲转换为正脉冲。尽管这个任务看似简单，但负脉冲的幅度为-5V~-2V。按照不同应用要求，正脉冲也需要
2011-10-14 17:19:21
如何将开关的开/断状态转变成Arduino能够读取的高/低电平。解决的办法是通过上 /下拉电阻，按照电路的不同通常又可以分为正逻辑（Positive Logic）和负逻辑（Inverted Logic）两种...
2022-01-17 08:35:42
性，系统电源为负极性。两个电路都利用NPN晶体管将比较器的输出电平偏移VBE (R5 + R4)/R5 ≈ 4.5V (对于单相输出，可以选择单输出比较器)。图3. 该电路把负脉冲输出转换成正脉冲输出
2020-11-23 09:36:51
负极性。两个电路都利用NPN晶体管将比较器的输出电平偏移VBE (R5 + R4)/R5 ≈ 4.5V (对于单相输出，可以选择单输出比较器)。图3. 该电路把负脉冲输出转换成正脉冲输出，能够配合负电
2022-05-02 11:03:47
性，系统电源为负极性。两个电路都利用NPN晶体管将比较器的输出电平偏移VBE (R5 + R4)/R5 ≈ 4.5V (对于单相输出，可以选择单输出比较器)。图3. 该电路把负脉冲输出转换成正脉冲输出
2022-07-05 10:37:16
有人做过2ms低电平触发，之后低电平保持80ms的电路吗？
2020-04-15 11:27:52
180°反相，但这个反相并不影响器件的功能。 这是一款简单而快速的电平转换电路，可以将输入时钟调节为适应正、负电压电平。 电平转换电路包括快速切换的晶体管Q1和Q2.用户选择电平转换为高和转换为低
2018-11-29 17:01:56
如图，在multsim上仿真峰值保持电路，用模拟开关控制放电。仿真出来在模拟开关放电结束的时刻，C4上出现负电平，不知道是什么引起的。由于C点出现负电平，反馈到运放1的反向端后会使得B点输出高电平，继而使二极管D1导通，C4又被充电了。搜了很多相关帖子都没看到有人讲过这里的问题。
2019-11-25 19:44:09
我找了一些电路图，仿真结果都不理想。大神们，有做过的吗100M及以下的频率都可以进行峰值保持。
2021-05-25 17:47:46
因为需要，想做一个峰值保持电路。输入为一个宽度20ns，幅值0~5V的激光脉冲，一秒钟接收50个左右。先需要将脉冲宽度拉宽来进行采集。原理图和效果图如下。希望大神指点。
2015-09-25 09:41:09
需要选择一款带宽在2MHz以上、采样率在20MSPS、位数最好是16位的高速ADC,对于有正有负的正弦脉冲信号应选择怎样的ADC进行采样？
2023-12-21 07:40:09
你好，我需要一个峰值电压采集保持器，来采集一系列脉冲的峰值，脉冲的电平为0-3.3v，求推荐。顺便，还需要一个施密特特性的器件，把脉冲信号整形成一个方波，电平大于1v就判别为高，谢谢！
2018-08-24 11:28:34
现在用到一些模拟芯片，像运放,AD等都需要正负电源供电，需要由正负5伏电源，这个负5伏电源一直困扰着我，始终没有解决，对这款电源芯片的要求是：输入正5伏，输出负5伏，输出电流200mA以上，芯片体积
2019-07-05 04:36:05
输入端将被钳位在0.7V，若另一个输入为高电平，就会产生高电平输出。如果A和B均为高电平，那么同相输入端的电压将保持为略低于VDD，而反相输入端被拉至VDD——导致输出低电平。（注：对于任何逻辑电路，选定的电阻值应足够大以使所有电流处于1～10mA范围内，这样比较器的输出驱动电路才能容易地驱动逻辑）。
2011-12-23 11:49:06
这是一款简单而快速的电平转换电路，可以将输入时钟调节为适应正、负电压电平。upg4hw电平转换电路包括快速切换的晶体管Q1和Q2。用户选择电平转换为高和转换为低，这是直流偏置电压，连接到晶体管的射极
2013-09-30 17:02:18
逻辑电平开关电路
2019-11-07 03:51:49
需要选择一款带宽在2MHz以上、采样率在20MSPS、位数最好是16位的高速ADC,对于有正有负的正弦脉冲信号应选择怎样的ADC进行采样？附件print_26.bmp2.3 MB
2018-10-26 09:33:24
逻辑电平变换器电路图
2019-10-10 09:11:31
大、可靠性差；集成电路指把分立元件电路做到一个很小的硅片的电路，成本低、体积小、重量轻、功耗低、可靠性高。 8、 正逻辑和负逻辑： 脉冲信号的高低可用“１”表示，也可用“０”表示，如果高电平用“１
2011-07-23 13:52:11
一、基本原理在输入逻辑电平控制下出于“采样”或“保持”两种工作状态。“采样”状态下电路的输出跟踪输入模拟信号，在“保持”状态下电路的输出保持前次采样结束时刻的瞬时输入模拟信号，直至进入下一次采样状态
2011-07-28 10:21:06
妙用逻辑电平测试笔电路及制作
2009-04-14 10:24:01
7 几种常用逻辑电平电路的特点及应用
几种常用逻辑电平电路的特点及应用
标签/分类：
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。但
2007-08-21 15:34:591152 
电压脉冲峰值保持电路
2008-10-20 08:28:213636 
逻辑电平控制25W电灯电路
2009-01-21 01:32:572504 
逻辑电平开关电路如图所示实验台右下方设有8个开关K7～K0，开关拨到“1”位置时开关断开，输出高电平。向下打到“0”位置时开关接通，输出低电平。电路中
2009-03-25 09:29:176040 
负-正电源逻辑电平转换器电路图
2009-04-02 09:19:431391 
峰值电平指示器电路图
2009-04-02 09:36:221823 
二值数字逻辑和逻辑电平
二进制数正好是利用二值数字逻辑中的０和１来表示的。二值数字逻辑是Binary Digital Logic的译称。 与模拟信
2009-04-06 23:37:103518 
正负逻辑问题
1.正负逻辑的规定
在逻辑电路中，输入和输出一般都用电平来表示。若用H和L分别表示高、低电平，则门电路的功能可用下表所示的电平表来
2009-04-07 00:18:314427 
峰值的检测与保持电路图
2009-04-09 09:25:223289 
逻辑电平测量器电路图
2009-04-09 22:07:43713 
逻辑电平测量器电路图
2009-04-09 22:09:17500 
简单的逻辑电平变换电路
2009-04-10 10:08:28593 
低漂移峰值保持电路
2009-04-11 10:45:271016 
数字式峰值取样保持电路
2009-04-11 10:51:13908 
音响逻辑电平探头电路图
2009-05-19 13:46:38509 
检测高、低电平的逻辑探头电路图
2009-05-19 14:03:531612 
脉冲峰值保持电路图
2009-06-20 11:15:381181 
逻辑电平变换器电路图
2009-07-03 13:08:04606 
正峰值保持电路图
2009-07-15 16:45:36745 
峰值保持2电路图
2009-07-17 11:37:46452 
峰值保持电路图
2009-07-17 11:38:081533 
高速峰值保持电路图
2009-07-17 11:38:31798 
正峰值保持电路图
2009-07-17 11:43:30951 
窄脉冲高速峰值保持电路
电路的功能
“6-6”介绍的峰值保持电路，
2010-05-05 13:55:241601 
微分系数为零的峰值时间检测电路
电路的功能
用峰值保持电路可以
2010-05-05 15:12:531032 
3路模拟输入“或”峰值选择电路
电路的功能
本电路是一种输入单极
2010-05-05 15:30:23811 
峰值采样电路通常由采样／保持器和比较器组成。如网2所示。LF398是采样／保持器，CMP是比较器，CAP是保持电容。当Vi>Vo时，V1为高电平，并控制LF398采样；当经过峰值后，Vi<Vo，
2010-08-19 11:10:427171 
图中所示是简单而又实用的逻辑电平测试器线路.它采用双色发光二极管作逻辑电平显示.
2010-11-22 15:29:462402 
为满足能谱分析中多道脉冲幅度分析器A/D转换的要求，设计了一种高速脉冲峰值保持电路。以高速电压比较器LM311、采样/保持芯片LF398作为主要器件，具有幅度判别、波形采样、峰值保
2012-06-28 17:16:15639 逻辑电平设计，个人收集整理了很久的资料，大家根据自己情况，有选择性的下载吧~
2015-10-28 09:25:2441 介绍了一种以采样/ 保持器L F398 芯片为主要器件的峰值保持电路。该电路具有结构简单、调试方便、性能优良等优点可广泛应用于各种脉冲分析系统。
2016-03-16 14:48:35131 逻辑电平设计规范
2017-01-22 20:29:2133 摘要 ：本文介绍了一种以采样/ 保持器 L F398 芯片为主要器件的峰值保持电路。该电路具有结构简单、调试方便、性能优良等优点 ，可广泛应用于各种脉冲分析系统。
2017-11-04 10:07:3524454 
问题而写。文章先介绍常用的几种逻辑电平，然后给出其与光模块的接口电路。 TTL 电路的电平就叫 TTL 电平，CMOS 电路的电平就叫 CMOS 电平。 TTL 集成电路的全名是晶体管-晶体管逻辑集成电路（Transistor-Transistor Logic），标准 TTL 输入高电平最小 2V，输出高电平
2017-11-06 16:50:08100 峰值保持电路具有保持和采样2个状态。处于采样状态时，电路的输出始终跟随输入信号；处于保持状态时，电路的输出保持着前一次采样结束前瞬间的输入模拟量。在高速脉冲峰值采集过程中，为保证A／D转换精度
2018-07-10 08:23:002326 
三态指其输出既可以是一般二值逻辑电路，即正常的高电平（逻辑1）或低电平（逻辑0），又可以保持特有的高阻抗状态。本文开始介绍了三态门的定义，其次介绍了三态门的逻辑符号，最后介绍了三款三态门逻辑电路。
2018-03-01 14:03:1073763 
关键词：SMP04 , 检波电路 如图所示为由SMP04与运放构成的具有保持控制的正、负峰值检波电路。放大器A用于正峰值检波，放大器B用于负峰值检波。假定SMP04内部采样保持开关闭合，当正输入电压
2019-01-28 18:38:011136 峰值电压采样保持电路：峰值电压采样保持电路如图12-50所示。峰值电压采样保持电路南一片采样保持器芯片LF398和一块电压比较器LM311构成。LF398的输出电压和输入电压通过LM3J1进行比较t当U．》Uo时．
2020-01-21 17:21:0014502 
逻辑电平0和1的世界
2020-02-05 11:46:084650 
逻辑信号电平测试器电路由五部分组成：输入电路、逻辑状态判断电路、音响电路、发音电路和电源。
2020-03-09 15:25:565353 
可靠的逻辑高电平I/O电路（输入） 微控制器I/O端口线能承受的最大电压不超过5V（不同微控制器有所区别），否则有可能烧坏I/O端口。本电路中，即使使用较大的电源电压，分压网络也会送一个安全的（5V
2021-08-16 14:52:336469 
常见的单端逻辑电平及电路符号综述
2021-09-10 15:30:021 单端逻辑电平之互联综述
2021-09-10 15:37:262 如果现在给大家出一个题目，要求用最低成本，稳定可靠的实现一个按键开关电路，也就是按一下按键，IO口输出1，再按一下，IO口输出0，并且电平要保持状态。看到这里，大家估计要笑我了，这不是很简单
2021-12-08 13:36:071 由于各种逻辑电平的输入、输出电平标准不一致,所需的输入电流、输出驱动电流也不同,为了使不同逻辑电平能够安全、可靠地连接,逻辑电平匹配将是电路设计中必须考虑的问题。
2022-11-10 10:01:548501 为了精简电路 电器中会用到逻辑电平代替复杂的接线 他们都是如何设计的呢？ CMOS器件与TTL器件 CMOS电平与TTL电平 如何利用MOS管实现双向电平转换 什么是LVDS电平
2022-12-14 11:36:07437 自TTL和5V CMOS成为逻辑电路的主要标准以来，电子设计发生了很大变化。现代电子系统的日益复杂导致逻辑电压降低，这反过来又可能导致系统内逻辑系列的输入和输出电平不兼容。例如，工作在1.8V的数字
2023-03-02 13:55:391164 
差分逻辑电平之间的匹配，主要应用于时钟和高速信号。
2023-06-25 14:56:131499 
峰值保持电路是用于捕捉变化的输入信号的峰值，是利用记录仪记录峰值的关键电路，其有各种电路结构，分析也相对简单。
2023-10-13 15:08:253130 
Metal-Oxide-Semiconductor）。 TTL是一种基于晶体管的数字逻辑电平标准，使用5V电源供电，逻辑高电平（1）通常在2.4V以上，逻辑低电平（0）在0.4V以下。TTL逻辑电平的优点是速度快、噪声容忍度高，常见于早期的数字电路。然而，由于功耗较大，现在更常用的是
2023-11-17 14:16:06650 逻辑电平是数字电子系统中的关键概念之一。它决定了信号被认定为高电平还是低电平，并进一步影响着数字电路的正确操作。逻辑电平是用来表示数字信号状态的电压水平。在数字电子系统中，常用的逻辑电平有高电平
2023-11-24 08:20:201681 
电子发烧友App
工商网监
湘ICP备 2023018690 号
评论