0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

逻辑电平转换

星星科技指导员 来源:ADI 作者:ADI 2023-03-02 13:55 次阅读

自TTL和5V CMOS成为逻辑电路的主要标准以来,电子设计发生了很大变化。现代电子系统的日益复杂导致逻辑电压降低,这反过来又可能导致系统内逻辑系列的输入和输出电平不兼容。例如,工作在1.8V的数字部分必须与工作在3.3V的模拟子部分通信,这并不罕见。本文探讨了逻辑操作的基础知识,并主要针对串行数据系统考虑了在不同逻辑电压域之间进行转换的可用方法。

对逻辑电平转换的需求

具有不兼容电压轨的数字IC的增长,电压较低DD导轨,或用于 V 的双轨核心和 VI/O使得逻辑电平的转换变得必要。使用具有较低电源电压的混合信号IC与数字IC的电源电压不同步,这也产生了对逻辑电平转换的需求。

转换方法根据遇到的电压范围、要转换的线路数量(例如,4 线串行外设接口 (SPI) 与 32 位数据总线)以及数字信号的速度而有所不同。许多逻辑IC可以从高电平转换到低电平(例如5V到3.3V逻辑),但很少有逻辑IC可以从低电平转换到高电平(3.3V到5V)。电平转换可以通过单个分立晶体管甚至电阻-二极管组合来实现,但这些方法固有的寄生电容会降低数据传输速率。

尽管可以使用字节范围和字范围电平转换器,但它们并不是本文中讨论的< 20Mbps串行总线的最佳选择(SPI,I2C、USB 等)。因此,需要具有高引脚数和I/O方向引脚的大型封装的转换器不适用于小型串行和外设接口。

串行外设接口由单向控制线数据输入、数据输出、时钟和片选组成。数据输入和数据输出也称为主输入、从输出 (MISO) 和主输出从输入 (MOSI)。SPI的时钟速度可以超过20Mbps,由CMOS推挽逻辑驱动。由于SPI是单向的,因此在同一信号线上的双向平移是 必要。这使得电平转换更简单,因为您可以采用涉及电阻和二极管(图1)或分立/数字晶体管(图2)的简单技术。

poYBAGQAOlSAJt2fAAAQ50iU_YM047.gif

图1.电阻-二极管拓扑是在同一信号线上双向转换的一种替代技术。

pYYBAGQAOlSAJm0GAAAKOoB8rbw770.gif

图2.使用分立/数字晶体管是双向转换的另一种选择。

I2C、SMBus和1-Wire接口均为双向、漏极开路I/O拓扑。I2C 有三个速度范围:≤ 100kbps 的标准模式、≤ 400kbps 的快速模式和 ≤ 3.4Mbps 的高速模式。双向总线的电平转换更加困难,因为必须在同一条数据线上进行双向转换。基于电阻二极管和单级晶体管转换器的简单拓扑,具有集电极或漏极开路,由于它们本质上是单向的,因此无法正常工作。

单向高电平到低电平转换—输入过压容差

为了从较高逻辑电平转换为较低逻辑电平,IC制造商生产了一系列据说可以承受输入过压的器件。如果逻辑器件能够承受(而不会损坏)高于其电源电压的输入电压,则将其定义为输入过压保护。这种输入保护器件简化了从高V转换到低V的任务抄送逻辑,同时增加信噪比容差。

例如,过压容限输入允许逻辑器件在由1.8V电源供电时应对1.8V或更高的逻辑电平。LVC逻辑系列中的器件大多具有输入过压保护功能,适用于需要从高到低转换的应用。从低到高的翻译的相反情况并不容易。产生更高的电压逻辑电平阈值(VIH) 从较低的电压逻辑。

在设计连接器、高扇出或杂散负载电容产生高电容负载的电路时,应记住,对于所有逻辑系列,降低电源电压也会降低驱动能力。3.3V CMOS或TTL(LV,LVT,ALVT,LVC和ALVC)和5V标准TTL(H,L,S,HS,LS和ALS)之间会出现例外。在这些逻辑系列中,3.3V和5V逻辑激活点(VOL、VIL、VIH 和 VOH)相互匹配。

SPI总线等应用需要高-低和低-高转换的混合。例如,考虑1.8V的处理器和3.3V的外设。虽然可以混合使用上述技术,但MAX1840、MAX1841或MAX3390等单芯片可以自行实现必要的转换(图3)。

poYBAGQAOlWASOTQAABDn12IZ_c034.gif

图3.此图显示了具有 SPI/QSPI 的 IC 电平转换器示例™/MICROWIRE接口,可实现高低低低转换的必要混合。®

其他系统,例如 I2C和1-Wire总线需要双向逻辑转换。基于具有集电极或漏极开路的单个晶体管的简单拓扑不能在双向总线中工作,因为它们本质上是单向的。

双向收发器方法

对于已经存在WR和RD信号的较大字节和字宽总线,跨电压电平传输数据的一种方法是总线开关,例如74CBTB3384。此类器件通常针对 3.3V 至 5V 的工作电压进行了优化。对于较小的1线和2线总线,这种方法会产生两个问题。首先,它需要一个单独的使能引脚来控制数据流的方向,这占用了宝贵的端口引脚。其次,它需要占用宝贵电路板空间的大型IC。

所有技术都有其优点和缺点。尽管如此,设计人员需要一款适用于所有转换电平的通用器件,支持从低到高和高到低的混合逻辑转换,并包括单向和/或双向转换。新一代双向电平转换器(MAX3370–MAX3370系列IC中的MAX3393)满足了这些需求,同时克服了替代方法带来的一些问题。

MAX3370采用传输栅极电平转换方法(图4),无论工作在低压还是高压逻辑域,都依靠外部输出驱动器来吸收电流。该功能使该器件能够与漏极开路或推挽输出级配合使用。此外,传输栅极的导通电阻相对较低(小于135Ω),对工作速度的限制远小于图1的串联电阻。

pYYBAGQAOlaAAppMAABAMQ4MDLs741.gif

图4.MAX3370采用传输门电平转换方法。

图 4 中的设计还具有另外两个优点。首先,对于漏极开路拓扑,MAX3370包括10kΩ上拉电阻,由“加速”开关并联。这最大限度地减少了对外部上拉电阻的需求,同时降低了与传统漏极开路拓扑相关的RC时间常数斜坡。其次,MAX3370的微型SC70封装也节约了宝贵的成本。 电路板空间。

解决速度问题

RC时间常数限制了大多数其他开漏方法的有效数据速率(图5和图6)。MAX3370 IC系列包括一种加速方案,可主动拉高上升沿,从而最大限度地降低容性负载的影响,如图7、8和图9所示。当输入超过预定义阈值时,器件主动上拉上升沿,从而最大限度地减少外部寄生元件引起的任何偏斜。该功能允许推挽式驱动器产生的信号的数据速率高达20Mbps。来自漏极开路驱动器的信号速度往往较慢。然而,对于其他漏极开路拓扑,可以通过添加外部上拉电阻来提高其速度。

poYBAGQAOleAB1-aAABHa3ax4Co772.gif

图5.20kHz时单FET开漏输出的示波器图显示,由于RC时间常数,有效数据速率有限。

pYYBAGQAOliAQ6qRAACOfKwO47M980.gif

图6.双晶体管收发器在1kHz (a)和8kHz (b)下将5.400V转换为100V的示波器示波器显示了有限的有效数据速率。

pYYBAGQAOlmAWGVUAABMA1FCoL0516.gif

图7.MAX3370输出在1kHz时转换为8.5V至400V的示波器图显示容性负载效应最小。

poYBAGQAOlqAX02GAABKMPRlAgQ310.gif

图8.MAX3370输出在400kHz和4.7kΩ上拉电阻时的示波器图显示了容性负载的最小影响。

pYYBAGQAOlqAPgaOAAA_h_d6_QA864.gif

图9.该图给出了MAX3370高速测试电路输出的轨到轨驱动示例。

解决通用电压问题

理想情况下,应用需要能够以任何速度在任意两个逻辑电平之间转换的单个组件。MAX337x系列IC设计用于低至1.2V和高达5.5V的逻辑电平。因此,这个单一组件可以提供大多数情况下所需的电平转换,而无需为每个电平转换器要求选择逻辑器件。

以前,同一电路中从低到高和高到低的转换需求只能通过单独的芯片来满足。现在,MAX337x系列单芯片的双向和拓扑独立特性(推挽或漏极开路)解决了这两个问题。MAX3370为单线、通用逻辑电平转换器。要转换大量 I/O 行,请参阅表 1 中列出的设备。

Part No. of I/O
Channels
Unidirectional/
Bidirectional
Rx/Tx
VL Range (V) VCC Range (V) Separate
Enable
Speeds Up
to: (bps)
MAX3000/1 8 Bi, 8 1.2 to 5.5 1.65 to 5.5 Yes 230k/4M
MAX3002/3 8 Bi, 8 1.2 to 5.5 1.65 to 5.5 Yes 20M
MAX3013/23 8/4 Bi, 8/4 1.2 to (VCC - 0.4) 1.65 to 3.6 Yes 100M
MAX3014-28 8 Uni, full mix 1.2 to (VCC - 0.4) 1.65 to 3.6 Yes 100M
MAX3370/1 1 Bi, 1 1.65 to 5.5 2.5 to 5.5 No/Yes 2M
MAX3372/3 2 Bi, 2 1.2 to 5.5 1.65 to 5.5 Yes 230k
MAX3374
MAX3375
MAX3376
2 Uni, 2/0
Uni, 1/1
Uni, 0/2
1.2 to 5.5 1.65 to 5.5 Yes 16M
MAX3377/8 4 Bi, 4 1.2 to 5.5 1.65 to 5.5 Yes 230k
MAX3379 4 Uni, 4/0 1.2 to 5.5 1.65 to 5.5 Yes 16M
MAX3390 4 Uni, 3/1 1.2 to 5.5 1.65 to 5.5 Yes 16M
MAX3391 4 Uni, 2/2 1.2 to 5.5 1.65 to 5.5 Yes 16M
MAX3392 4 Uni, 1/3 1.2 to 5.5 1.65 to 5.5 Yes 16M
MAX3393 4 Uni, 0/4 1.2 to 5.5 1.65 to 5.5 Yes 16M
MAX13013/14 1/2 Bi, 1/2 1.2 to (VCC - 0.4) 1.65 to 3.6 Yes 100M

随着每个系统的I/O电压数量的增加,对电平转换技术的需求变得更加迫切。负载电容,大小为V抄送差异和速度使问题更加复杂。对于从高到低的转换,如果转换电压差很小,并且有现成的器件(例如容许输入过压的逻辑IC)可用,则问题就不那么严重了。

然而,寻找能够处理V差异较大的IC的IC和分立元件电路抄送从低逻辑电平转换到高逻辑电平变得困难。双向和漏极开路拓扑不适合高速数据速率。Maxim的电平转换器简化了各种双向/单向、推挽式和漏极开路拓扑的电平转换问题。IC采用超小型封装,无需外部元件即可实现标准操作。

审核编辑:郭婷

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5157

    浏览量

    233353
  • 转换器
    +关注

    关注

    27

    文章

    8208

    浏览量

    141882
  • 晶体管
    +关注

    关注

    76

    文章

    9056

    浏览量

    135225
收藏 人收藏

    评论

    相关推荐

    逻辑电平转换电路原理讲解

    当LV连接器的TXI-1为3V3高电平信号(LV排针接3V3,HV排针接5V)时,Q1 mos管的栅极和源极之间的压降为0V(TXI-1与LV排针之间的电压),此时Q1 mos管不导通,TXO-1被R3电阻拉高,输出5V高电平
    的头像 发表于 03-16 10:01 3720次阅读
    <b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>电路原理讲解

    高速电路逻辑电平转换设计参数解读

    这篇文章主要从两个简单的案例入手,分析电平转换电路需要注意的一些问题,以及在此类芯片数据手册中几个重要参数的解读,对开发人员来说,掌握这些器件的参数是器件选型必须关注的点。
    的头像 发表于 12-15 16:53 1677次阅读
    高速电路<b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>设计参数解读

    逻辑电平转换说明

    逻辑电平转换说明自从TTL和5V的COMS成为逻辑电路的主导标准以来,电子设计已发生了相当大的改变。现代电子系统日益增加的复杂性导致了低电压逻辑
    发表于 10-24 13:43

    逻辑电平转换芯片的问题

    小弟毕设需要用到一个逻辑电平转换模块,主要问题如下: 1、FPGA输出的 3.3V 数字信号 需要通过 逻辑电平
    发表于 09-04 21:21

    逻辑电平转换和 RS1307 的兼容问题

    今天发现 RS1307 无法正常和逻辑电平转换(TXS0108E)兼容,具体表现为,我给 TXS0108E 的 VB 输入5V,VA 输入 3.3V,然后 EN 用 1000欧电阻连接 VA,此时
    发表于 05-15 19:30

    有关FPGA逻辑电平转换的问题

    FPGA管脚使用2.5V电压输出100M数据率信号,接到工作电压为3.3V的芯片上,此芯片输入引脚2.0V以上为高电平,请问各位大神这样接数字信号能够正确接收吗?
    发表于 06-26 23:12

    智能手机的逻辑电平转换方案

    电压为2.8 V,而相机模块为2.7 V。图1:逻辑电平转换器应用示意图。  因此,智能手机等便携产品中的不同IC与外设模块之间存在输入/输出电压失配问题,要使这些器件与模块之间互相通信,需要
    发表于 10-10 17:10

    逻辑电平转换原理

    自从TTL和5V的COMS成为逻辑电路的主导标准以来,电子设计已发生了相当大的改变。现代电子系统日益增加的复杂性导致了低电压逻辑的产生,但同时又引起在一个系统内部输入输出
    发表于 03-04 09:49 59次下载

    逻辑电平转换

    摘要:逻辑电平转换技术及其缺陷—Maxim的解决方案。 对逻辑电平转换的需求越来越多的数字I
    发表于 04-23 14:01 3053次阅读
    <b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>

    应用于智能手机的逻辑电平转换方案

    应用于智能手机的逻辑电平转换方案 近一两年来,在苹果公司iPhone手机的带动下,智能手机市场迅速扩大。智能手机等便携产品的一个重要特点是功能越来越多,从而
    发表于 11-07 09:25 1088次阅读
    应用于智能手机的<b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>方案

    MAX14591双通道双向逻辑电平转换

    MAX14591是一个双通道双向逻辑电平转换,转移必要的,以便在多电压系统的数据传输水平。施加的电压,VCC和V L ,设置在设备两侧的逻辑电平
    发表于 01-31 09:59 1979次阅读
    MAX14591双通道双向<b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>

    三极管实现逻辑电平转换

    本文是对三极管实现逻辑电平转换进行具体分析,希望能帮助到大家!
    发表于 03-24 17:35 14次下载

    传统逻辑电平转换方法及其优缺点

    由于晶体管-晶体管逻辑(TTL)和互补金属氧化物半导体(CMOS)是逻辑电路中的标准电平,因传统逻辑电平
    发表于 08-12 16:16 2612次阅读
    传统<b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>方法及其优缺点

    ADG3233:低压1.65 V至3.6 V(升/降)逻辑电平转换,旁路开关数据表

    ADG3233:低压1.65 V至3.6 V(升/降)逻辑电平转换,旁路开关数据表
    发表于 05-19 17:43 2次下载
    ADG3233:低压1.65 V至3.6 V(升/降)<b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>,旁路开关数据表

    逻辑电平转换电路原理讲解

    当LV连接器的TXI-1为3V3高电平信号(LV排针接3V3,HV排针接5V)时,Q1 mos管的栅极和源极之间的压降为0V(TXI-1与LV排针之间的电压),此时Q1 mos管不导通,TXO-1被R3电阻拉高,输出5V高电平
    的头像 发表于 06-25 09:10 640次阅读
    <b class='flag-5'>逻辑</b><b class='flag-5'>电平</b><b class='flag-5'>转换</b>电路原理讲解