存储器厂商发力，10纳米DRAM技术待攻克

　　据报导，存储器三强三星电子（Samsung Electronics）、SK海力士（SK Hynix）、美光（Micron），正加速为10纳米DRAM时代做准备。因存储器削价竞争结束后，三大厂认为以25纳米制造DRAM已能创造充足的利润，因此相较于应用处理器（AP）和快闪存储器（NAND Flash），DRAM的微细制程技术发展较缓慢。

　　然而，三星将DRAM制程从25纳米转换到20纳米，再度点燃微细制程战火。 NAND Flash已跨入10纳米级制程，系统芯片也因鳍式场效电晶体（FinFET）技术发展，即将转进10纳米世代。领先业者间的微细制程技术研发竞争转为激烈，DRAM也可望迎来10纳米级制程时代。

　　20纳米制程不需要执行新投资也能利用既有的设备生产。三星已示范成功范例，SK海力士和美光也正在研发可不执行投资就能进行20纳米制程的技术。

　　未来DRAM市场的决胜关键，在于是否能跨入10纳米级制程。首先必须要突破曝光技术的瓶颈。目前双重微影技术（DPT）在20纳米制程已达上限。 DRAM业者为因应10纳米级制程，正在准备四重微影技术（QPT）。曝光制程虽然增加，但能采用既有的浸润式微影设备（Immersion Lithography）。长期而言，DRAM厂也将会引进极紫外线（EUV）曝光技术。

　　STT-MRAM技术引进后，电容器将改成磁隧道接点（Magnetic Tunneling Junction）结构。 DRAM微细制程技术越高度化，就越难形成电容器。电容器幅度缩减、长度越长。制程中电容器将影响DRAM的生产良率。

　　STT-MRAM的制程与DRAM制程相似度接近95%，可使用既有的设呗。三星为确保STT-MRAM技术，2011年时购并了Grandis。 SK海力士则与东芝（Toshiba）共同研发STT-MRAM。

　　使用矽穿孔技术的3D封装技术也对DRAM的竞争力造成不小影响。矽穿孔技术是在矽晶圆上穿出10?的小孔，并填入铜，以电力使上下片互相连接的技术。相较于过去的PoP封装技术，可缩减35%体积，耗电量也能缩减到一半，且传输速度快8倍以上。

　　南韩证券分析师指出，DRAM微细制程从30纳米级转入20纳米级时，高介电常数金属闸极（HKMG）和双重微影技术扮演了相当重要的角色。从20纳米转入10纳米级制程时，四重微影、STT-MRAM、矽穿孔等技术则将影响DRAM业者间的竞争力。