0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示
电子发烧友网 > 可编程逻辑 > 应用案例

FPGA电源设计的铁氧体磁珠应用笔记

磁珠这玩意虽好,但也不能贪杯哟,硬件菌在决定服用磁珠之前,老wu建议先看看下这份 Altera 公司的铁氧体磁珠应用笔记。

2020-09-16 标签:fpga电源设计磁珠emc铁氧体磁珠 1884

数字逻辑设计中锁存器和触发器的定义和比较

锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态,当Gate输入为高电平时,输入D透明传输到输出Q;当Gate从高变低或者保持低电平时,输出Q被锁存保持不变。

2020-09-08 标签:fpga存储器运算电路锁存器时钟信号 3304

一文读懂算术逻辑单元ALU

貌似需要将S,A,B,F的位数统一起来,S是几位的设定,那么输入A,B,输出F也同样是几位的设定,如果计算结果超过了,就采用进位的办法。

2020-09-03 标签:控制器全加器ALU逻辑运算器 21129

数字电路中加法器和减法器逻辑图分析

多位二进制减法器,是由加法电路构成的;在加法电路的基础上,减法与加法采用同一套电路,实现加减法共用。

2020-09-01 标签:加法器数字电路减法器 21009

fpga设计实战:复位电路仿真设计

最近看advanced fpga 以及fpga设计实战演练中有讲到复位电路的设计,才知道复位电路有这么多的门道,而不是简单的外界信号输入系统复位。

2020-09-01 标签:fpga复位电路异步复位 1519

三态逻辑与非门电路图三种状态分析

所谓三态是指输出端而言。普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通,另一个截止的推拉状态。

2020-08-31 标签:高电平与非门 15195

在FPGA设计中如何充分利用NoC资源去支撑创新应用设计

Achronix 在其最新基于台积电(TSMC)7nm FinFET工艺的Speedster7t FPGA器件中包含了革命性的创新型二维片上网络(2D NoC)。

2020-08-21 标签:fpga存储器数据传输NoCGDDR6 719

FPGA中使用FP16格式的点积运算实例分析

本文讲述的是使用FP16格式的点积运算实例,展示了MLP72支持的数字类型和乘数的范围。

2020-08-15 标签:寄存器神经网络MLP 2084

基于Spartan3主流低端FPGA器件实现PWM发生器的设...

基于Spartan3主流低端FPGA器件实现PWM发生器的设计...

2020-08-14 标签:fpga控制器pwm 1211

莱迪思Sentry解决方案集合与SupplyGuard服务提...

5G、边缘计算和物联网正在加快设备互连的速度,服务于各个市场的高科技OEM厂商也比以往更加关注安全性。

2020-08-20 标签:物联网莱迪思5GRISC-V边缘计算 722

基于FPGA系统的DDR2电路设计

每片DDR2存储器的容量为1Gb,两片DDR2芯片组合,得到总容量为2Gb。单DDR2存储器为16bit,两片存储器共用控制线和地址线,数据线并列,即组成了32位的2Gb存储模组。

2020-08-21 标签:fpga以太网存储器DDR2 5664

JTAG链路同时调试FPGA和HPS电路设计

SoC FPGA作为在同一芯片上同时集成了FPGA和HPS的芯片,其JTAG下载和调试电路相较于单独的FPGA或ARM处理器都有一些差异,但是同时两者又有紧密的联系。

2020-08-08 标签:fpgaJTAGARM处理器 1681

基于FPGA芯片XC4VLX25实现软件无线电信号处理平台的...

基于FPGA芯片XC4VLX25实现软件无线电信号处理平台的设计...

2020-07-30 标签:fpga无线电数模转换器 2156

基可编程逻辑器件和数字锁相实现快速位同步系统的设计

在时分复接通信系统中,位同步是收、发两端的时钟频率必须同频、同相,这样在接收端才能正确地判决发送端送来的每一个码元。为了达到收、发端频率同频、同相,在设计传输码型时,一般要考虑传输的码型中应含有发送端的时钟频率成分。这样,接收端从接收到的信码中提取出发端时钟频率来控制收端时钟,即可实现位同步。相位误差及同步建立时间是位同步系统两大主要性能指标,本文在保证位同步系统取得较小相位误差的前提下,提出一种基于FPGA技术的快速位同步系统设计方案。

2020-07-30 标签:fpga比较器分频器 1122

基于并行数据处理改进算法在FPGA中实现

在信号处理过程中,我们通常将模拟信号转化为数字信号进行处理或传输。原始数据用取样的方法进行采集,通过A/D转换将模拟信号变成数字信号。但是这样的数字信号由于码位多,在传输过程中占用带宽多,传输率也低。为了提高传输效率,必须对原始数据进行量化处理。在实际运用中通常采用非均匀量化。

2020-07-30 标签:fpga芯片时钟 1165

用于下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑...

用于下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(eFPGA)

2020-07-24 标签:集成电路asicgpu可编程逻辑adas 1282

基于D触发器实现时钟电路同步设计

时钟使能电路是同步设计的重要基本电路,在很多设计中,虽然内部不同模块的处理速度不同,但是由于这些时钟是同源的,可以将它们转化为单一的时钟电路处理。

2020-08-06 标签:D触发器时钟电路 4463

fir分布式滤波的fpga实现

这次设计就在加法器带宽处产生问题,带宽不够,发现出来的波形顶部挪到低下去了,通过看中间数据发现是数据位宽不够造成的,根据这个公式得到的加法器带宽刚好能满足设计需求。

2020-07-28 标签:fpga滤波器寄存器加法器 663

时序逻辑电路需要了解的关键点

Jitter是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,布线对其没有影响。Skew是由不同布线长度导致的不同路径的时钟上升沿到来的延时不同。

2020-07-13 标签:时钟抖动时钟发生器触发器 1756

基于FPGA的伪随机序列发生器设计方案

LFSR:线性反馈移位寄存器(linear feedback shift register, LFSR)是指给定前一状态的输出,将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数:对寄存器的某些位进行异或操作后作为输入,再对寄存器中的各比特进行整体移位。 LFSR 产生的两种形式为伽罗瓦(Galois)和斐波那契(Fibonacci)两种形式。也有成为外部(External)执行方式和内部(Internal)执行方式。

2020-07-02 标签:fpga伪随机序列信号发生器设计 3132

编辑推荐厂商产品技术软件/工具OS/语言教程专题