0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示
电子发烧友网 > 可编程逻辑 > 应用案例

同步电路设计中静态时序分析的时序约束和时序路径

同步电路设计中,时序是一个主要的考虑因素,它影响了电路的性能和功能。为了验证电路是否能在最坏情况下满足时序要求,我们需要进行静态时序分析,即不依赖于测试向量和动态仿真,而只根据每个逻辑门的最大延迟来检查所有可能的时序违规路径。

2023-06-28 标签:触发器同步电路静态时序 591

基于FPGA 的AI火灾侦查定位解决方案

解决方案包括建立一个分布式计算机视觉系统,增加建筑物火灾的早期检测。该系统的分布式和模块化特性可以轻松部署,而无需增加更多基础设施。在

2023-05-29 标签:fpgaAI计算机视觉 415

FPGA上的跳频无线电与数字视频缩放

列表中的第一个 FPGA 项目是一个标准扩频系统,属于“direct sequence”或“frequency hopping”类型,或者是这两种“混合”类型的某种组合。

2023-05-24 标签:滤波器存储器DDS数模转换器FPGA开发板 551

基于FPGA的音乐蜂鸣器设计案例解析

蜂鸣器是一种一体化结构的电子讯响器,采用直流电压供电,广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。

2023-05-09 标签:fpga报警器定时器蜂鸣器 606

FPGA设计如何提高同步系统中的工作时钟

在FPGA设计的同一个模块中常常是包含组合逻辑与时序逻辑,为了保证在这些逻辑的接口处数据能稳定的被处理,那么对建立时间与保持时间建立清晰的概念非常重要。

2023-04-20 标签:fpga时钟状态机同步系统 882

FPGA中何时用组合逻辑或时序逻辑

数字逻辑电路分为组合逻辑电路和时序逻辑电路。时序逻辑电路是由组合逻辑电路和时序逻辑器件构成(触发器),即数字逻辑电路是由组合逻辑和时序逻辑器件构成。

2023-03-21 标签:fpgaVerilog组合逻辑时序逻辑数字逻辑电路 535

易灵思(Elitestek)FPGA编程器功能特点及驱动安装...

易灵思(Elitestek)FPGA编程器功能特点及驱动安装方法...

2023-03-09 标签:fpgaJTAGSPI编程器易灵思 1817

基于FPGA的PCIE应用架构设计分析(2)

通过AXI_Lite接口来配置Bram,通过这个ram来与PC机进行一定的数据交互,解决图像断帧的现象

2023-02-23 标签:fpga数据传输PCIe 1329

基于FPGA的PCIE应用架构设计分析(1)

PCIe总线作为处理器系统的局部总线,其作用与PCI总线类似,主要目的是为了连接处理器系统中的外部设备,当然PCIe总线也可以连接其他处理器系统。

2023-02-23 标签:fpgacpuPCIe串行总线 1724

以太网网口与FPGA连接的常用方案

随着技术的发展和各类应用的需求,出现了各种以太网的标准,包括标准以太网(10Mbit/s)、百兆以太网(100Mbit/s)、千兆以太网(1000Mbit/s)和10G(10Gbit/s)以太网[1]。不同类型的以太网有其各自需要遵循的标准,同时其所用的传输介质以及数据吞吐量也各不相同。

2023-02-21 标签:fpga以太网 866

基于亿海神针系列FPGA应用案例

光纤传输系统由PDH发展到SDH,再到后来的WDM系统,从最初的单波长通道发展到多波长通道,光纤通信系统的传输容量在不断提高,光纤传输系统未来会继续沿着超高速、超大容量、超长距离传输的方向发展。

2023-02-13 标签:fpga中继器光纤放大器光纤传输 280

基于FPGA典型SOC开发设计方案

FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及最新才流行的嵌入式C程序。

2023-02-10 标签:fpga集成电路嵌入式soc核心处理器 1516

FPGA到底是什么?FPGA为什么比GPU的延迟低?

不管通信还是机器学习、加密解密,算法都是很复杂的,如果试图用 FPGA 完全取代 CPU,势必会带来 FPGA 逻辑资源极大的浪费,也会提高 FPGA 程序的开发成本。

2023-01-17 标签:处理器fpgacpu摩尔定律云计算 1147

基于FGPA底层的RAM基块大小

不同的用户可能需要不同容量的RAM来构建他们的特定应用。所以FGPA底层的RAM基块大小就是一个有意思的话题。

2022-09-16 标签:fpga存储器RAMFGPA 498

如何在可编程逻辑中实现 MCU 内核设计

六级流水线 NIOS 内核可以用少至 600 个逻辑元件和特征向量中断控制、紧密的内存和 DSP 耦合以及添加自定义指令(最多 256 个)的能力来实现。它可以使用内存管理单元 (MMU),并支持开源和商业支持版本的嵌入式 Linux。

2022-08-09 标签:微控制器fpga核心处理器 656

FPGA 应用的电源模块的选择

FPGA的电源 通常包括开关稳压器和线性稳压器的组合,以合理的效率提供不同的电压和稳定的电源。设计这样的电源并非易事,但通过将电路基于将多个开关和线性稳压器集成到单个芯片中的电源模块,事情可以变得更加简单。

2022-08-05 标签:fpga开关稳压器线性稳压器 1665

异构平台设计方法 探索赛灵思Versal ACAP设计方法论

身处智能时代,科技发展日新月异,伴随数据中心、有线网络、5G 无线和汽车等愈加丰富的场景,相应的技术与功能也正经历飞速迭代,因此,单一计算架构已难以应对海量数据处理需求,赛灵思 Versal ACAP多核异构计算平台致力于帮助所有开发者保持即时的灵活应变能力。

2022-08-02 标签:赛灵思异构平台Versal 809

如何在Vitis中把设置信息传递到底层的Vivado

在Vitis完成这个过程的底层,实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时,我们需要在Vivado中分析时序问题的原因, 并根据时序失败的原因调整Vivado各个步骤的选项。有时我们也需要调整Vivado各个步骤的选项做不同方向的优化。

2022-08-02 标签:VivadoVitis 1052

对IP设计中注意事项及FPGA原型设计进行说明

如果我们试图将环形连接可视化,那么在高层次上,我们可以考虑使用这种类型的FPGA内部连接的引脚连接。IO的浪费不能局限在这种连通性上。FPGA处于下端;IO会被浪费掉,而且对于电路板设计师和电路板布局团队来说,将这些IO连接到高阻抗状态是额外的开销。

2022-07-28 标签:fpgaasicsoc内存控制器 1186

结合MCU 和FPGA 技术的协处理器硬件架构技术分析

从基于 C 语言的实现开始,DCT 算法接受两个 16 位数的数组;数组 “a” 是 DCT 的输入数组,数组 “b” 是 DCT 的输出数组。

2022-07-28 标签:fpgamcu嵌入式系统协处理器 2271

编辑推荐厂商产品技术软件/工具OS/语言教程专题