CATV MAX3509 +68dBmV电缆电话上行通信方案

CATV MAX3509 +68dBmV电缆电话上行通信方案

要：为提高MAX3509电缆上行放大器的输出信号使其支持电路交换电话系统，本应用笔记给出了具体的设计修改方案。该放大器具有足够的增益，可提供66dBmV输出。本文详细讨论了输出回波抑制、散热以及谐波失真等问题。

更多信息请查询:

• 无线产品网页
  
• 快速浏览MAX3509数据资料
  
• 应用技术支持

概述

电路交换的电缆电话系统需要一个大的上行信号来克服耦合器损耗(图1)。MAX3509在保持低谐波失真、且符合电缆数据服务接口规范(DOCSIS)的同时可驱动高输出功率。图4所示电路为获得大功率驱动而对MAX3509评估板做出了一些修改。

图1. 电缆电话结构图

MAX3509概述

MAX3509是可编程功率放大器，用于CATV上行系统。此芯片采用3线串行总线控制增益，增益控制级差为1dB，工作频率范围为5MHz至65MHz。MAX3509具有禁止发射模式，它在TDMA系统突发期之间能够将芯片置于高度隔离状态。这种模式下，所有模拟功能均被关断，减小了输出噪声和功率损耗。在进入或脱离禁止发射状态时，全增益范围内瞬态响应保持在25mV。另外，电源电流降为7.8mA。

采用仪表放大器配置时，功率放大器提供两个电流反馈放大器。这种结构具有极低的偶次谐波失真，但需要通过外部变压器实现单端信号输出的转换。在发射禁止模式下，功率放大器偏置降到最小，提供较高的输入-输出隔离和极低的输出噪声。

在34dBmV的输入信号驱动下，MAX3509可提供足够的增益产生66dBmV (1:1变压器)的输出。在此输入电平下可达到额定指标。减小输入电平时，最大输出电平相应减小、输出线性得到改善。若输入电平高于34dBmV则会增大失真。

输出回波抑制

在5MHz至42MHz的上行通道上，DOCSIS要求6dB的回波抑制。采用耦合器时这一要求很容易满足，对于7dB耦合器(图1)，不管上行放大器的输出阻抗为何值，回波抑制可达14dB。

MAX3509在发射模式下输出阻抗为1.2Ω、发射禁止模式下的输出阻抗为170Ω。此输出阻抗通过一个阻抗比为1:4 (N = 1:2电压)的MAX3509输出变压器进行转换(此时可采用Toko 458PT-1087)。MAX3509的等效源阻抗和输出变压器可按照图4进行计算。发射模式下，1.2Ω的输出阻抗转换成4.8Ω，与47Ω电阻串联成为51.8Ω。发射禁止模式下，170Ω的输出阻抗转换成680Ω，与47Ω电阻串联后成为727Ω。

安全工作区

电流反馈放大器将驱动足够的电流维持输出电压，这有利于在动态负载下获得低失真。当然，低阻抗负载会从放大器吸取更多电流，因此，必须考虑功耗和散热问题。双工滤波器的第一个元件是旁路电容，它会降低输出负载阻抗并增加吸取电流。低阻上行放大器在双工滤波器42MHz的频带上能够提供很好的驱动。

MAX3509在+70°C时连续功率耗散为2200mW，超过70°C时按照27mW/°C递减。此数据是基于JEDEC PCB板得出的。采用JESD51-7 PCB板时最大ICC被降低，在85°C 、V_CC=9V时，最大I_CC为: (2200 - (85 - 70) 27)/9 = 199mA。

在线路板布局和输出负载一定时，利用散热片有可能安全增大最大吸取电流(Icc)。MAX3509最大结温限制在+150°C Θjc = 2.43°C/W。


图2功率耗散

例如：若已知MAX3509在42MHz、70dBmV输出且工作环境为温度85°C时，吸取230mA电流，则可用以下公式来计算散热器要求：

求出Pd = V_CC × I_CC = 9V × 230mA = 2070mW，计算Θjc + Θca = (Tj - Ta)/Pd = (150 - 85)/2.070 = 31.4C/W，然后用此值减去Θjc就得到Θca = 28.97C/W. Θca为散热片的热耗散。通常是根据周围的金属底板来设计散热片，其中95%的热量通过MAX3509底部的裸露焊盘耗散出去。如果将裸露焊盘下方的散热面与散热器直接接触将获得较高的散热效率。另外，在散热面与地平面之间添加过孔可有效增大散热面，有助于热耗散。对具体应用场合的温度值(Tc)进行测量能够保证适当的散热器设计，测量温度时要尽可能靠近裸露焊盘。注意，MAX3509顶部的导热系数很小。如果把散热器置于器件顶部将不会产生功效。

降低MAX3509功耗有三种基本方法。

1. 降低输出功率。
2. 增大输出阻抗。
3. 降低V_CC。

本设计就利用了以上三种方法。首先，把输出功率降为+67dBmV (参阅图6)。第二，串联一个47Ω的输出电阻以增加输出阻抗。第三，数据取自8.3V (比9V低一个二极管导通压降)，可节省100mW功率且不影响谐波(参阅图10，11)。

为保证工作特性不受影响，散热片是最佳选择。

系统设计

系统设计的最终目的是符合DOCSIS标准，其中最主要的屏障是抑制杂散辐射的要求。图3给出了DOCSIS关于抑制杂散信号辐射的规范。最难克服的工作条件是满功率输出(+58dBmV)时，在54MHz至60MHz和60MHz至88MHz频率范围内对杂散信号辐射功率的限制。从图3可以看出需要提供的抑制参数分别为93dBc和98dBc 。带内(5至42MHz)杂散抑制为-47dBc，而通常由放大器提供带内、带外谐波抑制为-50dBc。用双工滤波器衰减带内谐波。为了设计双工滤波器，需要知道上行放大器(MAX3509)的二次、三次谐波失真参数，再结合系统规范(DOCSIS参阅图3) ，以此来确定双工滤波器衰减量的设计要求。

对于MAX3509这样的差分、双极型产品，三次谐波失真相对于二次谐波失真是更为关键的制约因素。三次谐波失真的两个临界点为fo = 18MHz (54MHz三次谐波)和fo = 20MHz (60MHz三次谐波)。22MHz足够接近实际应用中的18MHz和20MHz频点，图6表示22MHz的三次谐波失真。


图3. DOCSIS中关于杂散信号辐射的限制

图5至图8表示输入频率分别为9MHz、22MHz、33MHz和42MHz时，谐波失真与输出功率的对应关系。DOCSIS规定在60MHz频点处杂散信号需跌落至-40dBmV或为98dBc (58 - -40)。MAX3509在fo = 22MHz (3次谐波在66MHz)、Pin = 33dBmV (参阅图6)时谐波抑制为-53dBc。双工器需要在60MHz频点提供45dBc(98-53)衰减。对双工器在其它频率区域的要求是：54MHz频点DOCSIS规定杂散信号在-35dBmV以内。输入频率为18MHz时对应的三次谐波为54MHz，双工器需要在54MHz频点提供40dBc (58+35-53)的插入损耗。要注意的是三次谐波失真是一个关键因素。最佳输入功率为33dBmV或尽可能低一些。

测试条件

所有测试均在室温下进行。

输出变压器Toko 458PT-1087 N=1:2


图4. 测试条件图

图5表示输入为9MHz基频时二次、三次谐波失真的数据。图中曲线说明带内谐波特性在Pin = +33dBmV (三次谐波限制在线性范围)时优于59dBc。这项指标优于DOCSIS规范要求的47dBc。


图5.

图6表示输入22MHz基频时的二次、三次谐波失真数据。图中曲线说明带内谐波特性在Pin = +33dBmV、Pout = +67dBmV (三次谐波限制在线性范围)时优于53dBc。


图6.

图7表示输入33MHz基频时的二次、三次谐波失真数据。图中曲线说明带内谐波特性在Pin = +33dBmV、Pout = +67dBmV (三次谐波限制在线性范围)时优于51dBc。


图7.

图8表示输入42MHz基频时的二次、三次谐波失真数据。图中曲线说明带内谐波特性在Pin = +33dBmV、Pout = +67dBmV (三次谐波限制在线性范围)时优于50dBc。


图8.

图9表示在击中不同输入基频下三次谐波失真的数据。图中曲线表明了不同频率下的三次谐波性。


图9.

图10表示V_CC降低至8.3V时三次谐波失真的数据变化。


图10.

图11表明采用V_CC = 8.3V供电时可节省功率100mW。


图11.

图12表示采用V_CC = 8.3V时可节省功率100mW。


图12.

图13表明V_CC的微小变化并不影响I_CC。


图13.

结论

MAX3509能够克服耦合器损耗(参阅图4)并符合DOCSIS规范的功率标准。此方案的构建包括以下步骤：

1. 利用1:2输出变压器提高输出电压6dB。
2. 在底板上添加具有适当热阻的导热层。使MAX3509能够在安全工作区内吸取足够的电流保证较高的线性工作范围。
3. 为提高线性工作范围，将输入驱动降至+33dBmV以内。
4. 为保证线性特性，输出功率降至+67dBmV。
5. 增加串联输出阻抗，限制MAX3509的功率损耗。

附录

JEDEC热量测试板规范摘要(JESD51-7)

本说明中给出的热量测试板描述与Maxim IC的应用非常吻合。

• 材料: FR-4
• 电路板层: 2层信号线(正面和背面)和2层平面(内部)
• 成型厚度: 1.60 +/- .16mm
• 金属厚度- 正面和背面 : 2 oz.铜(.070mm成型厚度)
  • - 2层内平面: 1 oz.铜(.035mm成型厚度)
• 绝缘层厚度: 0.25mm - 0.50mm
• 板尺寸: 76.20mm x 114.30mm+/-0.25mm每侧封装尺寸小于27mm

元件面布线设计: 引线需布在外侧使测试器件位于线路板中央。从封装边缘的引出线至少延长25mm。对于0.5mm或间隔更宽的封装，引线宽度应为0.25 +/- 10%。对于较宽间隔的封装，引线应等于引脚宽度。引线模式和引线端点需符合JESD51-7中的规范。

背面布线设计: 以过孔终止的元件面引线可能通过引线或导线(22 AWG或更小, 铜线)与连接器的边缘相接。JESD51-7规范中对不同尺寸导线的电流限制作了明确规定。

电源面和接地面: 除采用绝缘清除模式外，电源面和接地面必须保持完整。且电源面和接地面不能出现在连接器边缘9.5mm以内。其它要求参见JESD51-7中的详细说明。